组合逻辑电路

什么是组合逻辑电路？

组合逻辑电路:若逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称为组合逻辑电路。

组合电路具有两个特点：

① 由逻辑门电路组成，不包含任何记忆元件;

② 信号是单向传输的，不存在反馈回路。

目前在数字系统中使用的组合逻辑电路，按照用途来分，大体有以下几种：

① 译码器；

② 编码器；

③ 数据选择器（多路选择器）、数据分配器；

④ 数据比较器；

⑤ 算数逻辑运算单元；

⑥ 奇偶检测器。

组合逻辑电路的表示方法

一个组合逻辑电路，可以用相应的逻辑函数来描述，逻辑函数可以用逻辑门实现

组合逻辑电路分析

根据电路推算出来表达式

所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间的逻辑关系。

分析是研究数字系统的一种基本技能。其目的是了解给定逻辑电路的功能，评价设计方案的优劣，吸取优秀的设计思想、改进和完善不合理方案等。

组合逻辑电路设计

根据问题要求完成的逻辑功能，求出在特定条件下实现给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。

无关最小项的概念：由于输入变量之间存在的相互制约或问题的某种特殊限定，使输出函数与某些变量取值无关，这些输入取值组合对应的最小项称为无关最小项，简称为无关项或者任意项。

设计包含无关条件的组合逻辑电路时，恰当地利用无关项进行函数化简，通常可使设计出来的电路更简单。

在卡诺图里面将原来的最小无关项为d，根据画出最大的图

多输出函数的组合逻辑电路设计

设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。多数出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”，从而达到电路整体结构最简。

无反变量提供的组合逻辑电路设计

在某些问题的设计中，为了减少各部件之间的连线，在逻辑电路的输入端只提供原变量，不提供反变量。设计这类电路时，若直截用非门将原变量转换成相应的反变量，则处理结果往往是不经济的。因此，通常进行适当的变换，以便尽可能减少非门数量。

组合逻辑电路的险象

实际上，信号经过任何逻辑门和导线都会产生时间延迟，这就使得当电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。 一般来说，延迟时间对数字系统是一个有害的因素。例如，使得系统操作速度下降，引起电路中信号的波形参数变坏，以及产生竞争险象等问题。

竞争现象与险象的产生

逻辑电路中各路径上延迟时间的长短与信号经过的门的级数有关，与具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象 。

逻辑电路中各路径上延迟时间的长短与信号经过的门的级数有关，与具体逻辑门的时延大小有关，还与导线的长短有关，因此，输入信号经过不同路径到达输出端的时间有先有后，这种现象称为竞争现象 。

竞争：由于延迟时间的影响，使得输入信号经过不同路径到达输出端的时间有先有后，这一现象称为竞争。 通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。

竟争的类型：竞争可以分为两种类型。

非临界竞争-------不产生错误输出的竞争称为非临界竞争。

临界竞争------ ---导致错误输出的竞争称为临界竞争。

险象：由竞争导至的错误输出信号。

注意！组合电路中的险象是一种瞬态现象，它表现为在输出端产生不应有的尖脉冲，暂时地破坏正常逻辑关系。一旦瞬态过程结束，即可恢复正常逻辑关系。

代数法： 保持一个变量，然后其他的赋予0或者1 ，如果结果出现正反的结果同时出现那么就是有问题

卡诺图法就是判断是否出现相切的圈子

解决方法就是添加冗余项或者增加惯性延时环节