编译前后保存database

保存database

1.编译前保存database

1. 保存hierarchy ddc

   write -f ddc -hier -out ddc/gtech.ddc
   

2. 保存各模块ddc

   write -f ddc -out TOP.ddc(default)(current_design)
   write -f ddc MODULE_A -out MODULE_A.ddc
   write -f ddc MODULE_B -out MODULE_B.ddc
   

2.编译后保存database

1. 写出netlist及ddc

   netlist为第三方工具准备，为确保第三方工具兼容性，写出网表前用change_names -rule verilog -hier命令

   # ====================================================== #
   # apply constraint
   source design.con
   check_timing
   # ====================================================== #
   # compile
   compile -boundary -map -scan high
   # ====================================================== #
   # write netlist
   change_names -rule verilog -hier
   write -f verilog -hier -out netlist/design_name.compile.v
   # ====================================================== #
   # write ddc
   write -f ddc -hier -out ddc/compile.ddc