ou_ou

博客园 首页 新随笔 联系 订阅 管理

2016年3月16日 #

摘要: FPGA设计中有时候会改变输入输出名称,但是会带来一个问题,在PIN 叫配置页面上会有余留的久名称的Pin脚。如实例中,把 FPGA_CLK_50MHZ 名称修改为 FPGA_CLK,经过编译综合之后,在pin脚配置页面上就有余留下了FPGA_CLK_50MHZ这个脚, 这种情况下就有可能会引入一些 阅读全文
posted @ 2016-03-16 09:35 ou_ou 阅读(970) 评论(0) 推荐(0) 编辑