Makefile简单使用

Makefile

Makefile 文件定义了一系列的规则来指定哪些文件需要先编译，哪些文件需要后编
译，哪些文件需要重新编译，甚至于进行更复杂的功能操作, 可以执行操作系统的命令

规则

目标:依赖

​ 命令

• 一般第一条核心, 下面都是为其服务提供依赖

• 检查依赖: 执行前检查 如果不存在 向下检查其他规则 如果都找到了, 则运行

• 检查更新: 时间更晚就重新生成目标,否则命令不会执行

变量 简化命令

自定义变量: var = hello 使用时 $(var)

预定义变量

• $(AR) 打包静态库与.o文件
• $(CC) gcc

app:main.c a.c b.c
gcc -c main.c a.c b.c

• $(CXX) g++
• $@ 目标完整名称
• $<: 第一个依赖文件名称
• $^ 所有依赖文件

app:main.c a.c b.c
$(CC) -c $^ -o $@

• 通配符: 获取相同后缀文件
  • %匹配一个字符串

%.o:%.c
gcc -c $< -o $@

函数

• $(wildcard PATTERN...)
  • 获取指定目录下指定类型的文件列表
  • Patter是字符串 即模式
  • 返回：得到的若干个文件的文件列表，文件名之间使用空格间隔

$(wildcard *.c ./sub/*.c)
返回值格式: a.c b.c c.c d.c e.c f.c

• $(patsubst ,,)
• 查找text中的单词 匹配patter 则用replacement替换

$(patsubst %.c, %.o, x.c bar.c)
返回值格式: x.o bar.o

#定义变量
# add.c sub.c main.c mult.c div.c
src=$(wildcard ./*.c)
objs=$(patsubst %.c, %.o, $(src))
target=app
$(target):$(objs)
	$(CC) $(objs) -o $(target)

%.o:%.c
	$(CC) -c $< -o $@

.PHONY:clean
clean:
	rm $(objs) -f