摘要： 还在使用FPGA开发环境自带的代码编辑器？还在逐个字母敲击冗长重复的代码？明德扬至简设计法让你快速提高代码编写效率！利用GVIM这一高效的编辑工具并添加自定义模板，通过简短的脚本命令即可自动生成所有常用的逻辑块。 先来说说WIN系统下VIVADO和quartusII绑定GVIM作为默认代码编辑器的方 阅读全文

摘要： 本文设计思想采用明德扬至简设计法。由于本人项目需要进行光纤数据传输，为了保证通信质量要对数据进行校验。在校验算法中，最简单最成熟的非CRC校验莫属了。 得出一个数的CRC校验码还是比较简单的： 发送端将移位补零后数据的低K位0替换成CRC校验码组成新的数据发送出去，接收端对带有校验码的数据对同样的G 阅读全文

摘要： 本博文设计思想采用明德扬至简设计法。之前都是通过一些完整的案例来分享设计心得，而这篇文章以需要配置多个寄存器的场景讲述核心设计技巧。 在设计案例时发现，经常会配置比较复杂的IP核或驱动一些接口进而操作外设。此时，为了让外设或IP核正常工作，需要对其内部多个寄存器进行适当配置来保证在所需模式下正常工作 阅读全文

摘要： 案例采用明德扬设计思想完成。IIC协议是非常常用的接口协议，在电子类岗位招聘要求中经常出现它的身影。关于IIC协议这里只做简要介绍，详细信息请自行百度或查阅相关Datasheet，网上资料非常多。该篇博文主要讲如何使用verilog来描述IIC协议，以读写EEPROM为例带领大家了解下明德扬四段式状 阅读全文

摘要： 本篇博文设计思想及代码规范均借鉴明德扬至简设计法，加上些自己的理解和灵活应用，希望对自己和大家都有所帮助。核心要素依然是计数器和状态标志位逻辑相配合的设计方式。在最简单的串口收发一字节数据功能基础上，实现字符串收发。 上一篇博文中详细设计了串口发送模块，串口接收模块设计思想基本相同，只不过将总线的下 阅读全文

摘要： 设计思想与代码规范均借鉴明德扬至简设计法，有不足之处希望大家多提建议，真正做到至简设计。本篇着重提出FPGA通用设计思想，以计数器为核心的代码规范以及VIVADO debug操作流程。 此次试验旨在通过串口试验，讲述FPGA的硬件设计思想和通用设计流程。串口是电子设计中非常常见，可以说掌握了串口数据 阅读全文

摘要： 目前笔者正在接受明德扬FPGA网上培训班的培训，讲的内容非常适合新手，且以练习和互动答疑的教学模式让我学到了很多东西。由于是根据自身时间安排进度的，所以战线拉的比较长，发现做些设计总结非常重要，可以帮助自己理清思路，同时也能得到很好的复习。 之前一直在做altera FPGA的相关学习，对xilin 阅读全文