摘要： 此篇文章深入浅出介绍了关于高速串行收发器的几个重要概念和注意事项，为方便知识点复习总结和后续查阅特此转载，原文标题及链接为：xilinx 高速收发器Serdes深入研究 - CSDN博客 https://blog.csdn.net/u010161493/article/details/7768802 阅读全文

摘要： FPGA中的硬件逻辑与软件程序的区别，相信大家在做除法运算时会有深入体会。若其中一个操作数为常数，可通过简单的移位与求和操作代替，但用硬件逻辑完成两变量间除法运算会占用较多的资源，电路结构复杂，且通常无法在一个时钟周期内完成。因此FPGA实现除法运算并不是一个“/”号可以解决的。 好在此类基本运算均 阅读全文

摘要： 原文链接： 【原创】关于generate用法的总结【Verilog】 - nanoty - 博客园http://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract generate语句允许细化时间（Elaboration-ti 阅读全文

摘要： 之前博文是对基本设计技巧的总结和一些小设计随笔，内容有点杂，缺乏目的性。本来后续计划设计几个小项目，但导师的任务比较紧，所以为了提高效率，后续博客会涉及到很多算法方面的设计与验证的内容，主要关于OFDM通信系统及聚类算法方面的研究，感兴趣的朋友可以一起交流。 很多想利用FPGA验证算法的朋友一定会用 阅读全文

摘要： 本文设计方式采用明德扬至简设计法。利用FPGA来完成显示功能不是个很理想的方式，当显示任务比较复杂，要通过各种算法显示波形或者特定图形时，当然要用单片机通过C语言完成这类流程控制复杂，又对时序要求不高的任务（这也坚定了我学习SOPC的决心）。但要驱动如LCD1602/LCD12864打印字符，显示系 阅读全文

摘要： 之前在使用Altera的三速以太网MAC IP的基础上，完成了UDP协议数据传输。此次为了将设计移植到xilinx FPGA上，需要用到xilinx的三速以太网MAC IP核，当然也可以自己用HDL编写，但必须对数据链路层协议有非常清晰的认识。以下是在使用xilinx 三速以太网MAC过程中的一些记 阅读全文

摘要： 上一篇7系列收发器博文讲解了GTP IP核的基本配置，本文继续分析如何将它使用起来。生成IP核后打开example design，先看看工程中包含的文件结构。 顶层文件下包含了gtp ip核系统顶层文件、frame_gen以及frame_check三类模块。frame_gen和frame_check 阅读全文

摘要： 本文设计思想采用明德扬至简设计法。在高速信号处理场合下，很短时间内就要缓存大量的数据，这时片内存储资源已经远远不够了。DDR SDRAM因其极高的性价比几乎是每一款中高档FPGA开发板的首选外部存储芯片。DDR操作时序非常复杂，之所以在FPGA开发中用途如此广泛，都要得意于MIG IP核。网上关于M 阅读全文

摘要： 目前，xilinx的zynq系列FPGA炒的火热，SOC成为FPGA发展的必然趋势。可见所有功能均用硬件描述语言设计是不科学的。硬件逻辑独有的并行性使其在实时处理和并行算法中占尽优势，但当执行串行操作时却需要使用笨重的状态机来完成。因此，要实现对实时性要求不高的串行操作，对各类IP核的总体控制调度， 阅读全文

摘要： FPGA内嵌收发器相当于以太网中的PHY芯片，但更灵活更高效，线速率也在随着FPGA芯片的发展升级。本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做些简单的总结，以备后续回顾重用。本文是我在读ug482 pg168 官方文档和一些网络资源后的一些个人见解，希望对有需要的朋友有所帮助。我 阅读全文