会员
周边
捐助
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
没落骑士
博客园
首页
新随笔
联系
订阅
管理
2018年10月7日
FPGA设计千兆以太网MAC(3)——数据缓存及位宽转换模块设计与验证
摘要: 本文设计思想采用明德扬至简设计法。上一篇博文中定制了自定义MAC IP的结构,在用户侧需要位宽转换及数据缓存。本文以TX方向为例,设计并验证发送缓存模块。这里定义该模块可缓存4个最大长度数据包,用户根据需求改动即可。 该模块核心是利用异步FIFO进行跨时钟域处理,位宽转换由VerilogHDL实现。
阅读全文
posted @ 2018-10-07 21:44 没落骑士
阅读(4633)
评论(0)
推荐(1)
编辑