摘要: 原文链接: 【原创】关于generate用法的总结【Verilog】 - nanoty - 博客园http://www.cnblogs.com/nanoty/archive/2012/11/13/2768933.html Abtract generate语句允许细化时间(Elaboration-ti 阅读全文
posted @ 2018-04-13 13:36 没落骑士 阅读(1614) 评论(0) 推荐(1) 编辑