mokang0421

摘要： 第一节,介绍了target_library的作用，以及dc打开、读入verilog、指定target_library、读入约束文件、 进行compile、输出结果这个过程。 第二小节: 从输出的mapped.v开始。如果想迭代的进行综合,那么读入上一次的输出netlist,进行再修改时最好的。 第一 阅读全文

摘要： 步骤1 命令: read_verilog –rtl + 路径/文件名 结果： load gtech.db库、standard.sldb库。 Load .v文件 Load your_library，但我们这里没有指定，所以报出了Warning。 Compile .v文件，统计always ，不知道是干 阅读全文

摘要： 从RTL到最终的GDS版图,大致需要经过什么阶段. RTL +SDC（性能需求），经过后端，完成版图。 版图要保证 功能、性能、要符合fab厂的物理规则(走线、宽度等)。 逻辑综合 目的: 把RTL代码,转换成工艺库的门电路，如0.11m， 55nm库. 步骤: (1) 翻译成逻辑表达式。(2) O 阅读全文

摘要： Verilog是一种硬件描述语言.它是一种描述型工具, 就像素描笔一样,画了一个太阳 。通过这个画,其实我是想告诉大家: 今天太热了！ 每次提到Verilog怎么学,总有很多人告诉你, 它是描述型语言,语法简单,你应该去学数字电路设计. 什么叫数字电路 ? 本质肯定是电路, 那电路是干啥用的，肯定是 阅读全文

摘要： 预处理 预处理这个过程,发生在编译代码之前,编译器先进行预热.完成一些替代工作. 我们最先接触的肯定是 #defien True 1这样的。 #define name stuff 在程序中,出现name字样,在预处理阶段都会被替换成为 stuff.就像碰到True,都会替换成1. 书写技巧: (1) 阅读全文

摘要： 动态内存分配 为什么需要动态分配内存？ 首先硬件的内存是有大小限制的，如果软件太过于复杂，会使得内存逐渐用满。所以需要我们不时的释放内存。 当我们声明一个数组，用于存放 ： 用户输入信息时。 这是就很尴尬了，到底声明多大的？ 太小的话怕溢出，太大的话怕 浪费。最好的方法：用户先输入信息，软件时刻更新 阅读全文

摘要： 结构变量用作函数参数 结构变量做为一种变量类型，完全可以用于函数参数。如果直接把 结构名做为参数，那么根据传值特性，函数调用时， 会为其开辟一部分内存单元，并完成copy值的传递。如果结构变量很庞大，就会很浪费。 还有一种方式，函数参数是： 一个指向struct的指针。这样在函数体内，我们可以使用 阅读全文

摘要： Struct. 有时候我们希望把归属于一类的信息放在一起,便于查看.如一个员工的姓名、编号、工资、出勤。它又 字符串、int、float、数组等 构成.C提供了struct,使他们聚合在一起,便于我们访问. 结构定义 很显然,结构也是一个变量,它有自己的变量名,类型是struct;除此之外,我们还要 阅读全文

摘要： 对于构成字符串的，string.h封装了许多现成的函数以供使用。 字符串，不论是常量字符串还是借用数组尾缀’\0’。 这个strings.h里面的函数都是针对的字符串。 即以’\0’做为截至。 如果你不幸的对 char数组操作，可能得到的结果并不是你想要的结果。 strlen函数 unsigned 阅读全文

摘要： 傻傻的没弄清,字符数组和 字符串 . 第一点: 编译器遇到 双引号“ ”的时候，主要有一下集中情况: char str[] = " abc" : 不指定长度。 char str[2] = "abc" : 长度过短。 char str[3] = "abc" ： 长度恰好， char str[4] = 阅读全文