对Xilinx FPGA的IDELAY的理解

为了调整项目中的时钟与数据的时序关系,常常需要用到IDELAY这样的PRIMITIVES,如何更好的来开发使用IDELAY,到底它是如何工作的,它和IDELAYCTRL又是如何连动的呢,这里做了一点探讨,本文以V7的IDELAY2和IDELAYCTRL来整理,对基本的东西没有展开,如果使用过这类SelectIO Primitives的,希望有所帮助。

 

https://blog.csdn.net/miracle_eicont/article/details/113064533

 

posted on 2021-01-25 01:35  君子爱才好色  阅读(570)  评论(0编辑  收藏  举报

导航