2013年4月2日
debussy vhdl co-simulation
摘要： 另外一篇入门教程：http://www.dzjs.net/html/EDAjishu/2006/1231/1316.htmlAbstract本文介紹如何使用Debussy與ModelSim做Co-Simulation，並使用Verilog、VHDL以及Verilog搭配VHDL交叉一起simulation。Introduction使用環境：Debussy 5.4 v9 + ModelSim SE 6.3e我之前一直使用Debussy + NC-Verilog做simulation，Debussy (Verdi)可以說是HDL的Source Insight，是trace與debug的神兵利器，N 阅读全文
posted @ 2013-04-02 15:24 mipscpu 阅读(562) 评论(0) 推荐(0) 编辑