当前标签：Verilog

Vscode-Verilog开发工具
million_yh 2024-03-12 23:52 阅读:592 评论:0 推荐:0 编辑
Verilog中参数化信号复位置0的写法
million_yh 2023-06-08 16:38 阅读:118 评论:0 推荐:0 编辑
Verilog中信号定义位宽的一些问题
million_yh 2022-08-17 22:03 阅读:1658 评论:0 推荐:0 编辑
Debussy简明使用-1
million_yh 2022-08-17 16:42 阅读:394 评论:0 推荐:0 编辑
Testbench的一些技巧
million_yh 2022-07-15 12:29 阅读:315 评论:0 推荐:0 编辑
testbench的编写与应用
million_yh 2022-07-15 10:51 阅读:256 评论:0 推荐:0 编辑
Testbench中的一些小问题
million_yh 2022-07-15 09:02 阅读:292 评论:0 推荐:0 编辑
点击右上角即可分享
微信分享提示