SerDes
- 前言
随着大数据的兴起以及信息技术的快速发展，数据传输对总线带宽的要求越来越高，并行传输技术的发展收到了时序同步困难、信号偏移严重、抗干扰能力弱以及设计复杂度高等一系列问题的阻碍。与并行传输技术相比，串行传输技术的引脚数量少、扩展能力强、采用点对点的连接方式，能提供比并行传输更高带宽，广泛应用于嵌入式高速传输领域。
- 正文
- SerDes概念
SerDes:Serializer and Deserializer,串行器和解串器，该接口是高速串行通信接口的重要组成部分。串行器由并串转换电路、发射器组成。解串器由接收器、串并转换电路、时钟与数据恢复电路组成。串行器是将低速的并行信号转换成高速低压差分信号LVDS，然后串化发送出去。而解串器是接收高速串行LVDS信号并转换为低速并行信号。SerDes内部时钟频率必须大于外部参考时钟的频率。
- 采用差分信号传输代替单端信号传输，增强了抗噪声、抗干扰能力。
- 采用时钟和数据恢复技术代替同时传输数据和时钟，解决限制数据传输速率的信号时钟偏移问题
- 采用多路复用技术（TDM），增加了系统传输带宽，给PCB版图布线带来方便
- SerDes结构
1. 并行时钟SerDes
常用于串行化“数据-地址-控制”并行总线，例如PCI、UTOPIA、处理器总线、控制总线等，这种架构不再用一个多路复用器去解决整个总线，而是利用一组多路复用器去串行化并行数据，每个多路复用器分别串化一部分总线。串行数据连同一个附加的时钟信号并行到达接收端，接收器利用这个时钟信号锁存并恢复数据。
2. 嵌入式时钟SerDes
将数据总线和时钟转换为一个串行差分对进行传输。两个时钟位（一高一低）嵌入进数据流中，作为每个时钟周期的数据帧结构的起始位和结束位，并在串行数据流中产生周期性的时钟上升沿。
上电后，接收器自动搜索周期性的时钟上升沿，由于数据位的值随时间改变，同时时钟位不变，所以接收器能唯一定位时钟沿及同步时钟沿。一旦锁定，接收器就从串行流中恢复数据。只有嵌入的时钟，而没有外部的参考时钟、
3. 位交错SerDes
复用低速的SONET/SDH或8b/10b串行数据流，通过交错比特位转换位更快速的串行数据流。在接收端，接收器解复用比特流转换为低速的码流。由于高速特性以及低抖动的要求，该结构要求非常精确的外部时钟。常用于电信传输设备。
4. 8b/10b SerDes
将并行数据映射为10bit码，再串行传输出去。要求满足一个时钟的双沿传输和达到直流平衡，通过发送帧头字符检测10bit边沿，适合传送字节数据。
