【第二季】CH11_ ZYNQ软硬调试高级技巧
摘要：
【第二季】CH11_ ZYNQ软硬调试高级技巧 软件和硬件的完美结合才是SOC的优势和长处，那么开发ZYNQ就需要掌握软件和硬件开发的调试技巧，这样才能同时分析软件或者硬件的运行情况，找到问题，最终解决。那么本章将通过一个简单的例子带大家使用vivado+SDK进行系统的调试。 11.1 方案框架 这个实验中，我们将在上一章工程的基础上添加一个名为MATH_IP的 Custom IP.并且添加Ma... 阅读全文
S02_CH10_ User GPIO实验
摘要：
S02_CH10_ User GPIO实验 在之前的第四章课程中，我们详细的讲解了如何在VIVADO软件下封装一个简单的流水灯程序。在ZYNQ开发过程中，有时候我们可能会需要与ARM硬核进行通信，在这种情况之下，可能就需要用到更高速的接口与ARM通信。本章就将讲解如何创建一个基于高速的AXI总线的ＩＰ。本章将带领大家创建一个带ＡＸＩ总线接口的自定义GPIO模拟的流水灯实验。通过这种方法，我们可以在... 阅读全文
S02_CH09_UART串口中断实验
摘要：
S02_CH09_UART串口中断实验 本章的UART中断将在之前PL_PS中断和定时器中断上推导出来，因此本章有点难度，如果前两章还不是很熟悉的话，需要返回到前面两章把这两章的内容再次消化一下，再来学习本章的内容。本章的硬件工程可以直接使用定时器中断的硬件工程，因此此次试验就直接到SDK软件部分。 9.1 加载到SDK Step1：打开定时器中断的工程。 Step2：导出硬件。 Step3：新建... 阅读全文
S02_CH08_ ZYNQ 定时器中断实验
摘要：
S02_CH08_ ZYNQ 定时器中断实验 上一章实现了PS接受来自PL的中断，本章将在ZYNQ的纯PS里实现私有定时器中断。每隔一秒中断一次，在中断函数里计数加1，通过串口打印输出。 8.1中断原理 中断对于保证任务的实时性非常必要，在ZYNQ里集成了中断控制器GIC(Generic Interrupt Controller).GIC可以接受I/O外设中断IOP和PL中断，将这些中断发给CPU... 阅读全文
S02_CH07_ ZYNQ PL中断请求
摘要：
S02_CH07_ ZYNQ PL中断请求 7.1 ZYNQ 中断介绍 7.1.1 ZYNQ中断框图 可以看到本例子中PL到PS部分的中断经过ICD控制器分发器后同时进入CPU1 和CPU0。从下面的表格中可以看到中断向量的具体值。PL到PS部分一共有20个中断可以使用。其中4个是快速中断。剩余的16个是本章中涉及了，可以任意定义。如下表所示。 7.1.2 ZYNQ CPU软件中断 (SGI... 阅读全文
S02_CH06_XADC实验
摘要：
S02_CH06_XADC实验 6.1实验概述 这次借助zynq的内嵌的XADC来采集zynq内部的一些参数： •VCCINT：内部PL核心电压 •VCCAUX：辅助PL电压 •VREFP：XADC正参考电压 •VREFN：XADC负参考电压 •VCCBram：PL BRAM电压 •VCCPInt：PS内部核心电压 •VCCPAux：PS辅助电压 •VCCDdr：DDR RAM的工作电压 6.2 ... 阅读全文
S02_CH05_UBOOT实验Enter a post title
摘要：
S02_CH05_UBOOT实验 5.1什么是固化 我们前几章的程序都是通过JTAG先下载bit流文件，再下载elf文件，之后点击Run As来运行的程序。JTAG的方法是通过TCL脚本来初始化PS，然后用JTAG收发信息，可用于在线调试。但是这样只要一断电，程序就丢失了。还得全部重新来过。 本章介绍通过制作镜像文件，将镜像文件拷贝到SD卡，然后将拨码开关拨到SD启动，那么每次断电之后程序都会自动... 阅读全文
S02_CH04_User_IP实验Enter a post title
摘要：
S02_CH04_User_IP实验 4.1 创建IP 在之前的教程中，我们通过MIO与EMIO来控制LED，所使用的也是官方的IP，实际当中，官方提供的IP不可能涵盖到方方面面，用户需要自己编写硬件描述语言，然后将其封装成IP来使用，本节就将详细的讲解如何在VIVADO中创建用户自定义的IP。 Step1：打开VIVADO软件，新建一个工程。 Step2：单击Add Source，选择Add o... 阅读全文
S02_CH03_EMIO实验Enter a post title
摘要：
S02_CH03_EMIO实验 3.1 EMIO 和MIO的对比介绍 上次讲到MIO的使用，初步熟悉了EDK的使用，这次就来说说EMIO的使用。如你所见zynq的GPIO，分为两种，MIO(multiuse I/O)和EMIO(extendable multiuse I/O) MIO分配在bank0和bank1直接与PS部分相连，EMIO分配在bank2和bank3和PL部分相连。除了bank... 阅读全文
S02_CH02_MIO实验Enter a post title
摘要：
S02_CH02_MIO实验 2.1 GPIO简介 Zynq7000系列芯片有54个MIO(multiuse I/O)，它们分配在 GPIO 的Bank0 和Bank1隶属于PS部分，这些IO与PS直接相连。不需要添加引脚约束，MIO信号对PL部分是透明的，不可见。所以对MIO的操作可以看作是纯PS的操作。 GPIO的控制和状态寄存器基地址为：0xE000_A000，我们SDK下软件操作底层都是... 阅读全文