米联客MLK-CM04-9EG-15EG AMD MPSOC核心模块硬件手册

1 整体概述

MLK-04-9EG/15EG-1156核心模块是米联客电子Zynq UltraScale+系列开发平台的全新高端产品。其核心模块集成电源管理：0.85V核心电源，最大输出48A。用户基于核心模块设计功能底板（提供功能底板设计方案）。降低项目功能底板设计难度和生产成本，加速项目开发。其应用领域包含高速通信；机器视觉、伺服系统、视频采集、消费电子；项目研发前期验证；电子类相关专业开发人员学习。

2 硬件参数概述

MLK-CM05-9EG-15EG
FPGA 主 要 参 数	芯片型号	XCZU15EG-1/2FFVB1156I	XCZU9EG-2FFVB1156I/
	构架	Zynq UltraScale+	Zynq UltraScale+
	APU	Quad-core ARM Cortex-A53 1333Mhz	Quad-core ARM Cortex-A53 1333Mhz
	RPU	Dual-core ARM Cortex-R5 533Mhz	Dual-core ARM Cortex-R5 533Mhz
	GPU	Mali-400MP2 600Mhz	Mali-400MP2 600Mhz
	VCU	不支持	不支持
	温度等级	-40°~ +85°(工业级)	-40°~ +85°(工业级)
	速度等级	-1/-2	-2
	逻辑单元(Logic Cells)	600K	747K
	DSP(DSP slices)	2520	3528
	CLB Flip-Flops	548K	682K
	CLB LUTs	274K	341K
	Block RAM	26.2Mb	26.2Mb
	UltraRAM	0	31.5Mb
	GTH Transceiver	24对（6个BANK）	24对（6个BANK）
	GTR Transceiver	4对	4对
PSDDR4		4GB DDR4（单片1GB*4片）数据带宽2400MHz*64Mbit
PLDDR4		2GB DDR4（单片1GB*2片）数据带宽2400MHz*32Mbit
FLASH		512Mbit QSPI FLASH 速度4bit*125Mbps
EMMC		8GB bit
时钟管理		PS:33.333333MHZ PL：100MHZ
按键		4个
引出GTR		4对GTR
引出GTH		20对GTH（6个BANK）
引出MIO		61GPIO（仅支持1.8V）
引出IO		HP：48GPIO 24对差分对 BANK67(支持ADJ) HD：72GPIO 36对差分对 BANK47/48/50(仅支持1V8)
板载连接器		FX10A-140P/14-SVx2 FX10A-168P-SV x2
电源		DC-12V
Boot模式		QSPI/SD/EMMC/JTAG
功耗		最大功耗：35W
尺寸		80mm*90mm*11.5mm
重量		70.5g（不带散热片）

 

注：CM04和CM05却别

    CM04又称DDRMAX CM05又称IOMAX

    CM04相比CM05比PL焊接4片DDR，CM05 PL焊接2片DDR，因此CM04引出PL IO比CM05引出PL IO少1个BANK

3 核心模块

注意：示意图只标注芯片位置，并不代表实物，使用者请根据实际使用的核心模块进行开发

4 硬件详细描述

1: ZYNQ SOC

核心模块搭载一颗Xilinx Ultrascale+FPGA芯片，型号：XCZU9EG/15EG-1/2FFVB1156I。此芯片封装是FFVB1156，速度等级是-2，温度等级是工业级。

核心模块	MLK-CM04/05-9EG/15EG
FPGA 主要参数	型号	XCZU9EG-2FFVB1156I	XCZU15EG-1/2FFVB1156I
	构架	Zynq UltraScale+	Zynq UltraScale+
	温度等级	工业级	工业级
	速度等级	-2	-2
	APU	Quad-core ARM Cortex-A53 1333Mhz	Quad-core ARM Cortex-A53 1333Mhz
	RPU	Dual-core ARM Cortex-R5 533Mhz	Dual-core ARM Cortex-R5 533Mhz
	GPU	Mali-400MP2 600Mhz	Mali-400MP2 600Mhz
	VCU	不支持	不支持
	Logic Cells	600K	747K
	DSP Slices	2520	3528
	CLB Flip-Flops	548K	682K
	CLB LUTs	274K	341K
	Block RAM	32.1Mb	26.2Mb
	UltraRAM	0	31.5Mb
	GTH Transceiver	24对（6个BANK）	24对（6个BANK）
	GTR Transceiver	4对	4对

2: DDR内存

CM04-9EG/15EG DDRMAX核心模块搭载了 8片镁光（Micron）的工业级DDR4 内存。单片内存大小为 1GB, 数据接口 16bit，内存数据主频高达 2400MHz；

CM05-9EG/15EG IOMAX核心模块搭载了 6片镁光（Micron）的工业级 DDR4 内存。单片内存大小为 1GB, 数据接口 16bit，内存数据主频高达 2400MHz；

 

芯片型号	CM04-DDRMAX	CM05-IOMAX
DDR型号	MT40A512M16LY-062E-IT-E
DDR内存大小	1GB/片
PSDDR（片）	4片	4片
PLDDR（片）	4片	2片

核心模块根据市场供货，以及商业及工业级会选用以下几种型号进行量产：

MT40A256M16GE_083E(商业级DDR 用于商业级核心模块)

    MT40A512M16LY-062E(商业级DDR 用于商业级核心模块)

    MT40A512M16LY-062E-IT-E(工业级DDR 用于工业级核心模块)

PSDDR部分

PSDDR4芯片接FPGA芯片的BANK504，供电电压为1.2V；

核心模块单独为PSDDR提供一路VTT电源，保证系统稳定工作；

注：PS DDR无需进行PIN脚约束，使用的时候只需要对ZYNQ IP的DDR配置部分正确设置相关参数。

PSDDR4部分IO分配如上图所示：开发板采用高速布线，PSDDR4 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保PSDDR4稳定工作。

PLDDR部分

 

 

核心模块单独为PLDDR提供一路VTT电源，保证系统稳定工作。

 

PL DDRMAX（IO分配）

 

PL DDRMAX（IO分配）

 

PL DDRMAX（IO分配）

PLDDR4部分IO分配如上图所示：开发板采用高速布线，PLDDR4 的硬件设计需要严格考虑信号完整性，开发板的电路及 PCB 设计已经充分考虑了匹配电阻/终端电阻，走线阻抗控制，走线等长控制，以确保PLDDR4稳定工作。

注：PL部分DDR需要使用到MIG配置，PIN脚约束需要在MIG中定义。通过阅读原理图，可以快速正确定位FPGA的PIN脚号；

 

3: PROM SPI FALSH

核心模块具有 1片 4bit SPI FLASH，目前型号是 MT25QU512ABB1EW9-0SIT。FLASH 可用于保存数据

和代码，初始化 PS和PL 部分子系统。

 

MT25QU512ABB1EW9-0SIT主要技术参数

• 512Mbit

• x1, x2, and x4 支持

• 工作于 1.8V

注意：核心板模块的QSPI FLASH型号根据市场货源而定，目前米联客使用以下3种型号，客户购买板卡的时候如果需要知道型号可以问下客服，一般编程可以不需要知道型号。

MT25QU256ABA1EW9-0SIT

MT25QU512ABB1EW9-0SIT

IS25WP256D-JLLE

以下为IO部分原理图：PS部分的FLASH IO在ZYNQ IP中配置，通过阅读原理图，可以快速正确定位FLASH所在的MIO的位置

 

如上图所示：核心模块具有1片FLASH，电平电压为1.8V接PS侧 BANK500;

4: EMMC

此核心模块焊接了8GB 大容量的EMMC，EMMC连接到了ZU的PS端接口，接口采用SD模式。EMMC具备体积小，容量大，使用方便，速度快等优点，数据时钟可以达到50MHZ。由于直接焊接在核心板上，因此可以使用在震动或者环境相对恶劣的场合。

注：由于芯片价格波动较大，具体型号见实物；

EMMC 根据应用场合供货情况会选择不同的兼容型号目前已经量产过的 EMMC 型号如下：

KLM8G1GESD

MTFC8GAKAJCN-4M IT

目前使用型号：KLM8G1GESD

 

以下为IO部分原理图：PS部分的EMMC IO在ZYNQ IP中配置，通过阅读原理图，可以快速正确定位EMMC所在的MIO的位置

 

 

如上图所示：核心模块具有1片EMMC芯片，IO电平电压为1.8V接PS侧 BANK501;

5: 系统时钟

核心模块上具备一颗 33.333333MHZ的时钟，输入到PS端；一颗 100MHZ 差分时钟，输入到PL端；

 

核心模块PS系统时钟：PS侧33.333333MHz单端时钟

 

核心模块PL差分时钟：PL侧100MHz差分时钟

 

6: 上电复位

芯片支持上电复位，复位整个芯片。其中PS_POR_B管脚为上电复位管脚。此复位信号接到上电复位芯片TPS3106K33DNVR。MR管脚接按钮，按下按钮接地则芯片复位；注意：核心板未集成MR管脚对应的按钮，MR接入板级连接器至底板；

 

 

 

PS_POR_B上电复位管脚接PS侧BANK503；电平电压为1.8V；

 

7: 电源管理

核心模块集成电源管理，核心板输入电压12V。

1、核心模块提供0.85V核心电源，最大输出48A。

2、核心模块提供0.85V、2.8V、1.8V、1.1V、1.2V、3.3V、0.9V等电源。

3、核心模块电源由底板供电。

核心模块上电时序如下：

 

 

 

 

 

 

 

 

注意：当客户自己设计功能底板时，确保功能底板的电源晚于核心板的电源启动，否则可能导致功能异常。

8: 按键

核心模块（DDRMAX）具备4个（可用）按键输入，默认上拉，当按键按下时，接GND。

核心模块（IOMAX）具备2个（可用）按键输入，默认上拉，当按键按下时，接GND。

核心模块按键由BANK44控制。

9: LED

核心模块具有4个（可用）LED。

核心模块LED由BANK44控制。

10: 模式开关

核心模块支持五种启动模式。可以通过模式开关来配置ZU的启动模式，该模式开关位于核心板上。当MDOE为0000时，开发板支持JTAG调试模式。 当MDOE为0101时，开发板支持SD1（EMMC） 启动模式。 当MDOE为0011时， 支持SD0(SD卡)启动模式。当MDOE为0111，支持USB3.0启动模式。当MDOE为0010，启动模式是QSPI模式。

启动模式	开关状态
JTAG调试模式	开关1-ON开关2-ON开关3-ON开关4-ON
SD1启动(EMMC)	开关1- ON开关2-OFF开关3-ON开关4-OFF
SD0启动（SD卡）	开关1-ON开关2-ON开关3-OFF开关4-OFF
USB3.0启动	开关1- ON开关2- OFF开关3- OFF开关4-OFF
QSPI FLASH启动	开关1-ON开关2-ON开关3-OFF开关4-ON

 

 

 

 

 

 

 

11: 电源

核心模块为12V供电；核心模块由底板通过板级连接器供电核心板；

12: 风扇及散热片

FPGA正常工作时会产生大量的热量，开发板主芯片增加了一套散热风扇（散热片+风扇），防止芯片过热。风扇由底板电源供电。开发板出厂前，已安装风扇。

13: 连接器定义

14: 等长描述

CM04-DDRMAX版本

PL部分

BK47 HD 差分对形式扇出；共24GPIO做pin pair全部等长；误差正负5mil；Len=1383mil

BK48 HD 差分对形式扇出；共24GPIO做pin pair全部等长；误差正负5mil；Len=1796mil

BK50 HD 差分对形式扇出；共24GPIO做pin pair全部等长；误差正负5mil；Len=1796mil

BK67 HP 差分对形式扇出；共48GPIO做pin pair全部等长；误差正负5mil；Len=2632mil

 

GTH部分

GTH128_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=955mil

GTH128_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=964mil

GTH128_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1011mil

GTH128_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=923mil

GTH128_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=911mil

GTH128_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=796mil

GTH128_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=862mil

GTH128_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=872mil

GTH128_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1145mil

GTH128_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=894mil

 

GTH129_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=953mil

GTH129_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=864mil

GTH129_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=879mil

GTH129_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1159mil

GTH129_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=825mil

GTH129_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=748mil

GTH129_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=805mil

GTH129_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=715mil

GTH129_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1331mil

GTH129_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1670mil

 

GTH130_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=954mil

GTH130_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=879mil

GTH130_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=964mil

GTH130_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=982mil

GTH130_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=844mil

GTH130_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=825mil

GTH130_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=820mil

GTH130_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=808mil

GTH130_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1413mil

GTH130_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1137mil

 

GTH228_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1601mil

GTH228_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1637mil

GTH228_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1600mil

GTH228_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1640mil

GTH228_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1446mil

GTH228_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1525mil

GTH228_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1419mil

GTH228_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1503mil

GTH228_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1550mil

GTH228_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1590mil

 

GTH229_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1589mil

GTH229_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1669mil

GTH229_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1586mil

GTH229_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1595mil

GTH229_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1518mil

GTH229_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1510mil

GTH229_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1442mil

GTH229_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1543mil

GTH229_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1402mil

GTH229_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1138mil

 

GTH230_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1589mil

GTH230_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1690mil

GTH230_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1619mil

GTH230_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1746mil

GTH230_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1476mil

GTH230_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1559mil

GTH230_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1597mil

GTH230_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1646mil

GTH230_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1188mil

GTH230_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1492mil

 

PS部分

MIO500 1V8 单端形式扇出；共19GPIO做pin pair全部等长；误差正负5mil；Len=2849mil

MIO501 1V8 单端形式扇出；共16GPIO做pin pair全部等长；误差正负5mil；Len=1428mil

MIO502 1V8 单端形式扇出；共26GPIO做pin pair全部等长；误差正负5mil；Len=1017mil

 

GTR部分

GTR505_RX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1551mil

GTR505_RX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1106mil

GTR505_RX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1000mil

GTR505_RX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1023mil

GTR505_TX0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1102mil

GTR505_TX1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1099mil

GTR505_TX2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=941mil

GTR505_TX3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=957mil

GTR505_CLK0 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1521mil

GTR505_CLK1 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1312mil

GTR505_CLK2 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1311mil

GTR505_CLK3 差分对形式扇出；共2GPIO做pin pair全部等长；误差正负5mil；Len=1058mil

 

 

5 核心模块 FPGA BANK分布

XCZU9EG/15EG-1/2FFVB1156I BANK 分布。

 

6 尺寸图

CM04-DDRMAX版本

 

附录1:命名规则

米联客硬件全新启用新的命名规则，对于老的型号，两个名字会同时使用

1 核心模块命名规则

 

2 开发平台命名规则

S-代表单板

F-代表核心板+底板方式的FEP扩展接口的开发平台

H-代表核心板+底板方式的FMC-HPC扩展接口的开发平台

L-代表核心板+底板方式的FMC-LPC扩展接口的开发平台

 

附录2:常见问题

1 联系方式

技术交流群网址： https://www.uisrc.com/f-380.html查看最新可以加入的QQ群

 

技术微信：18951232035

技术电话：18951232035

 

官方微信公众号（新微信公众号）：

2 售后

1、7天无理由退货(人为原因除外)

2、质保期限：本司产品自快递签收之日起，提供一年质保服务(主芯片，比如FPGA 或者CPU等除外)。

3、维修换货，需提供淘宝订单编号或合同编号，联系销售/技术支持安排退回事宜。

售后维修请登录工单系统：https://www.uisrc.com/plugin.php?id=x7ree_service

4、以下情形不属于质保范畴。

A:由于用户使用不当造成板子的损坏：比如电压过高造成的开发板短路，自行焊接造成的焊盘脱落、铜线起皮 等

B:用户日常维护不当造成板子的损坏：比如放置不当导致线路板腐蚀、基板出现裂纹等

5、质保范畴外（上方第4条）及质保期限以外的产品，本司提供有偿维修服务。维修仅收取器件材料成本，往返运 费全部由客户承担。

6、寄回地址，登录网页获取最新的售后地址：https://www.uisrc.com/t-1982.html

3 销售

天猫米联客旗舰店：https://milianke.tmall.com

京东米联客旗舰店：https://milianke.jd.com/

FPGA|SOC生态店：https://milianke.taobao.com

 

销售电话：18921033576

 

常州溧阳总部：常州溧阳市中关村吴潭渡路雅创高科制造谷 10-1幢楼

4 在线视频

https://www.uisrc.com/video.html

5 资源下载

https://www.uisrc.com/download.html

6 软件或其他下载

https://www.uisrc.com/f-download.html