verilog语法学习目录

verilog语法实例学习(1)

   Verilog中的注释

Verilog中的信号

标识符

信号的值

Verilog中的数字

Verilog中的参数   

verilog语法实例学习(2)

线网类型

变量类型

有符号数

数组

wire和reg类型的区别

verilog语法实例学习(3)

    Verilog 操作运算符

verilog语法实例学习(4)

    Verilog模块

    并行语句:

连续赋值语句

门实例化语句

    过程语句:

always块

过程赋值语句

if else 语句

case 语句

循环语句

initial语句

verilog语法实例学习(5)

子电路模块的使用

子电路的参数

生成块

verilog语法实例学习(6)

函数和任务

函数

任务

系统函数和任务总结

编译指令

verilog语法实例学习(7)

常用的时序电路介绍

同步时序电路的一般形式

基本锁存器

门控SR锁存器

门控D锁存器

verilog语法实例学习(8)

主从D触发器

D触发器其它实现方式

D触发器verilog实现

含复位端和预置信号触发器的电路

含复位端的触发器

verilog语法实例学习(9)

寄存器

移位寄存器

verilog语法实例学习(10)

T触发器和JK触发器

计数器

verilog语法实例学习(11)

摩尔有限状态机

梅利有限状态机

verilog语法实例学习(12)

Verilog中综合的概念

建立可综合模型的原则

verilog语法实例学习(13)

verilog代码编写指南