Verilog 加法器和减法器(4)
摘要:类似于行波进位加法器,用串联的方法也能够实现多位二进制数的减法操作。 比如下图是4位二进制减法逻辑电路图。 8位二进制减法的verilog代码如下:module subn(x, y, d,cin); parameter n=8; input [n-1:0] x; input [n-1:0] y; output reg[n-1:0] d; //diff ou...
阅读全文
posted @ 2018-12-08 08:21