文章分类 - FPGA项目经验分享交流
摘要：明德扬(MDY)为某研究所研制的视频接口转换模块，该模块将HDMI视频转成LVDS7:1视频。视频输入接口采用的是HDMI 4K输入，基于Xilinx K7325t的高速收发器,特点是无需外围HDMI接收芯片，大大简化了硬件设计。该视频接口转换模块如图1所示，其中k7核心板型号为MP5650，底板和核心板均为明德扬自研产品。
阅读全文
摘要：一、开发板简介 MP5610开发板搭载主控Altera FPGA芯片 CycloneⅤ 5CGXFC5C6F27C7N、海思HI3536V100、两片镁光DDR3芯片MT41J128M16JT-125、四片海力士DDR3芯片H5TQ4G63CFR-RDC、电源管理芯片TPS51100DGQ、TPS5
阅读全文
摘要：一、 开发板简介 1.1 产品简介 MP5652（A10）核心板采用Intel公司Arria-10 GX系列的10AX027H4F34I3SG作为主控制器，核心板采用4个0.5mm间距120Pin 镀金连接器与母板连接，核心板四个脚放置了4个3.5mm固定孔，此孔可以与底板通过螺丝紧固，确保了在强烈
阅读全文
摘要：利用IBERT IP核实现GTX收发器硬件误码率测试实例 作者：潘文明 引言 Vivado中提供了1种IBERT工具用于对Xilinx FPGA芯片的高速串行收发器进行板级硬件测试。通过IBERT我们可以获取误码率，观察眼图，调节串行收发器的参数，从而有助于判断可能存在的问题，便于验证硬件的稳定性和
阅读全文
摘要：一、mdyFmcAd9144 产品介绍 mdyFmcAd9144 模块是基于 AD9144 芯片的自主研发的评估板，用于四通道、16位、2.8 GSPS、TxDAC+数模转换器。该转换器提供最高 2.8 GSPS 采样速率，可以产生高达奈奎斯特频率的多载波。 DAC 输出经过优化，可以与 ADI 公
阅读全文
摘要：本文章探讨一下FPGA的时序input delay约束，本文章内容，来源于明德扬时序约束专题课视频。 《FPGA时序约束分享01_约束四大步骤》概括性地介绍 了时序约束的四个步骤，对时序约束进行了分类，并得到了一个分类表。 《FPGA时序约束分享02_时钟约束》详细介绍了关于时钟的约束，根据时钟来源
阅读全文
摘要：明德扬有完整的时序约束课程与理论，接下来我们会一章一章以图文结合的形式与大家分享时序约束的知识。要掌握FPGA时序约束，了解D触发器以及FPGA运行原理是必备的前提。今天第一章，我们就从D触发器开始讲起。 一、D触发器的基本概念 1、D触发器结构 首先是D触发器的结构，其硬件电路图如下所示，可以看到
阅读全文
摘要：明德扬科教研发的多通道、高分辨率和高采样率的 ADC 系列子板，感兴趣可以加V：fpgamdy 领取产品说明书
阅读全文
摘要：本文为明德扬原创文章，转载请注明出处！ 本文章探讨一下FPGA的时序约束步骤，本文章内容，来源于配置的明德扬时序约束专题课视频。 时序约束是一个非常重要的内容，而且内容比较多，比较杂。因此，很多读者对于怎么进行约束，约束的步骤过程有哪些等，不是很清楚。明德扬根据以往项目的经验，把时序约束的步骤，概括
阅读全文
摘要：本文为明德扬原创文章，转载请注明出处！ 本文以一个案例的形式来介绍lattice DDR3 IP核的生成及调用过程，同时介绍各个接口信号的功能作用： 一、建立Lattice工程 1、首先，新建一个工程“lattice_ddr3”： 其中器件选择的是ECP5U系列LFE5U-45F-CABGA381芯
阅读全文
摘要：最近公司承接了一个车载视频拼接的项目，该项目使用到了LVDS高速接口和DDR3接口，摄像头采集的视频图像数据需要先存入DDR3中然后与通过LVDS传输的主机视频数据进行拼接输出，最终在屏幕上显示画中画的效果。在调试DDR3的过程中，我有一些使用心得，特分享给大家。
阅读全文
摘要：XRAY项目--电荷积分放大器AD8488介绍 本文为明德扬原创文章，转载请注明出处！ 一、项目背景 明德扬(MDY)为中科院某所研制一款X射线采集和处理设备，该设备采用了AD8488和AD9244两款芯片进行X射线的采集，采用FPGA进行处理，并通过网口上送至上位机处理。 本文介绍了AD8488和
阅读全文
