摘要： 51入门教程 阅读全文

摘要： TL431在开关电源中稳压反馈电路的应用电路设计TL431和PC817在开关电源反馈电路的设计及应用 有关精密并联稳压器TL431及通用光电耦合器PC871请参考本站相关介绍 开关电源的稳压反馈通常都使用TL431 和PC817，如输出电压要求不高，也可以使用稳压二极管和PC817，下面我来通过以下典型应用电路来说明TL431,PC817 的配合问题。电路图如下：R13 的取值R13 的值不是任意取的，要考虑两个因素：1)TL431 参考输入端的电流，一般此电流为2uA 左右，为了避免此端电流影响分压比和避免噪音的影响，一般取流过电阻R13 的电流为参考段电流的100 倍以上，所以此电阻要小于 阅读全文

摘要： 10帖sixbrother师长35412008-02-26 14:47J=Kj*Ap^x很多書上有,但Kj書上只有25c和50c數據,因此我們要設計40c,75c或更多其他溫度要求咋取Kj呢?為了計算方便我才花時間去推出Kj公式來!當然有了Kj時,J值就不是亂取值了!這是張占松書本上的: 目前90%以上的變壓器工程師在選電流密J時都是經驗取值,因為他們沒有一個公式可計算,基於此現象我就把電流密度J的計算方式獻給有需要的工程師吧! J=Kj*Ap^x,Kj由下列公式計算(此公式可能沒人能找到),x與不同core取值也不一樣! 原文是这样排列的, 罐型铁心 粉末铁心 叠片铁心 C型铁心 单线圈C型 阅读全文

摘要： 磁心的窗口铜线占空系数KW是铜线实际占有的面积量，它由导线的截面积、匝数、层数、绝缘厚度及绕组的匝间距离等决定。KW可以用下面的式子来表示： KW主要与导线直径和绕组数有关，一般取KW＝0.2～0.4，导线直径小于0.2 mm或多股并绕及绕组数大于3时取较小的值。 欢迎转载,信息来自维库电子市场网（www.dzsc.com）作者：电脑圈圈于 2006-8-19 12:59:00 发布：窗口利用系数，从这个名词字面上来理解，就是窗口的利用率因为变压器的窗口不可能100%的利用，所以就存在着一个利用系数。根据铁心的物理尺寸可计算出物理窗口大小，然后再乘上利用系数，就是有用的窗口大小了。偏磁就是.. 阅读全文

摘要： void CEX1Dlg::OnBnClickedButtCleartxt(){ // TODO: 在此添加控件通知处理程序代码 GetDlgItem(IDC_EDIT_Edit)->SetWindowTextW(_T(""));}void CEX1Dlg::OnBnClickedButtCopytxt(){ // TODO: 在此添加控件通知处理程序代码 CString str; CListBox *lbx; GetDlgItem(IDC_EDIT_Edit)->GetWindowTextW(str); //@获得EditBox里的字符 ... 阅读全文

摘要： 通过小小的练习： 学习程序设置的风格 电路的触发器存在影响测试代码//开始测试模版//定义时基`timescale 1ns/100ps//定义宏`define clk_cycle 50//模版module clk_Top;//定义寄存器reg clk;reg reset;//定义线wire clk_out;//电路always #`clk_cycle clk = ~clk;//初始化initial begin clk = 0; reset = 1; #100 reset = 0; #100 reset = 1; #10000 $stop;... 阅读全文

摘要： STM32固件库V3.3.0的CMSIS文件简析[ 2011-2-23 11:26:00 | By:banyai]文中来自：http://blog.21ic.com/user1/7974/archives/2011/82312.htmlSTM32的V3.3.0库，内有CMSIS的文件夹为arm Cortex微控制器软件接口标准，现在将我实际工作中的作一个简要分析： 1.选择启动文件：根据自己所用的芯片的型号，选择正确的启动文件。这个根据数据手册上的划分。例如STM32F101VBT6，就选择startup_stm32f10x_md.s，在这个文件里，首选要定义自已的堆和栈的大小，这个根据自已. 阅读全文

摘要： modelsim-altera 6.5b 破解办法2010-09-01 21:07http://bbs.eetzone.com/thread-13036-1-1.html下载破解工具把新的license.txt放到D:\altera\91\modelsim_ae里(具体路径按你自己安装的为准)右击我的电脑，添加环境变量(即系统变量)LM_LICENSE_FILEMGLS_LICENSE_FILE(我选用了这个)变量值均为 D:\altera\91\modelsim_ae\win32aloem\LICENSE.txt也可以发我去EMAIL-mculove@163.com 阅读全文

摘要： 模组与埠学习目标：了解 Verilog 中模组的定义，如模组的名称，埠列 ( port list ) ，参数、变数的宣告，陈述资料的处理程序，行为模式的陈述，取用低阶模组的别名，任务 (Tasks)与函数 (functions )。了解在 Verilog 中如何定义一个模组的埠列。了解在一个模组的别名与另一个别名，埠与埠之间相互连接的规则。了解如何藉由依照顺序或是指定名称的方式来连接不与外部的输入讯号。解释在 Verilog 中阶层化名称的架构。4-1 模组在 Verilog 中一个模组其架构与组成如图 4-1 所示。到网上查图 4-1 Verilog 模组的组成元件一个模组都是以一组关键字 阅读全文

摘要： 模组针对阶层化的设计观念，在 Verilog 中提供一种模组 ( module ) 的架构。模组中可以取用其他模组的别名，本身也可以被其他的模组所取用，所以可以先写基本元件线路的模组，在经由取用得到较大的模组，此符合由下到上的方法。模组在取用时，所看到的只是其输出与输入的值，与内部的描述层次无关，可以先以行为层次来描述基本元件，并先取用，此符合上到下的设计方法。在 Verilog 中模组的宣告是用关键字 module 和 endmodule。在 module 後需加一个用以识别的模组名称 ( module_name )，然後是宣告一个模组的输入与输出的埠列 ( module_terminal_ 阅读全文

摘要： 阅读全文