会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
相量子
欢迎加入FPGA技术学习QQ群:450843130 加入该群与广大FPGAer交流技术,获取各种FPGA精品资料!
博客园
首页
新随笔
联系
订阅
管理
2020年5月26日
Verilog代码和FPGA硬件的映射关系(五)
摘要: 既然我们可以指定寄存器放在IOB内,那我们同样也可以指定PLL的位置。首先要确保我们有多个PLL才行。如图1所示,我们所使用的EP4CE10F17C8芯片刚好有两个。 图 1 为了演示这个例子,我们使用pll工程,RTL代码如下所示: 1 // 2 module pll( 3 input wire
阅读全文
posted @ 2020-05-26 18:06 相量子
阅读(797)
评论(0)
推荐(1)
编辑
公告