会员
周边
众包
新闻
博问
闪存
赞助商
所有博客
当前博客
我的博客
我的园子
账号设置
简洁模式
...
退出登录
注册
登录
相量子
欢迎加入FPGA技术学习QQ群:450843130 加入该群与广大FPGAer交流技术,获取各种FPGA精品资料!
博客园
首页
新随笔
联系
订阅
管理
2020年5月25日
Verilog代码和FPGA硬件的映射关系(四)
摘要: 其实在FPGA的开发中理想情况下FPGA之间的数据要通过寄存器输入、输出,这样才能使得延时最小,从而更容易满足建立时间要求。我们在FPGA内部硬件结构中得知,IOB内是有寄存器的,且IOB内的寄存器比FPGA内部的寄存器更靠近外部的输出管脚,这样就能够得到更小的延时,从而使时序更好。我们可以看到在没
阅读全文
posted @ 2020-05-25 16:18 相量子
阅读(593)
评论(0)
推荐(0)
编辑
公告