2025年1月8日
基于FPGA的直接数字频率合成器verilog实现,包含testbench
摘要： 1.算法运行效果图预览 (完整程序运行后无水印) 2.算法运行软件版本 vivado2019.2 3.部分核心程序 （完整版代码包含详细中文注释和操作步骤视频） //sin，cos相位累加器的控制 always @(posedge i_clk)//时钟上边沿触发 begin if(i_rst)//系 阅读全文
posted @ 2025-01-08 21:54 简简单单做算法 阅读(23) 评论(0) 推荐(0) 编辑
点击右上角即可分享
微信分享提示