2024年12月30日
基于FPGA的信号发生器verilog实现,可以输出方波,脉冲波,m序列以及正弦波,可调整输出信号频率
摘要： 1.算法运行效果图预览 (完整程序运行后无水印) 输出方波 输出脉冲波 输出m随机序列 输出正弦波 2.算法运行软件版本 vivado2019.2 3.部分核心程序 （完整版代码包含详细中文注释和操作步骤视频） //the module of juxin signal signal_jux sign 阅读全文
posted @ 2024-12-30 23:42 简简单单做算法 阅读(148) 评论(0) 推荐(0) 编辑
点击右上角即可分享
微信分享提示