摘要： 转帖自特权（吴厚航）哥的博文。http://blog.ednchina.com/ilove314/955999/message.aspxSDRAM时钟相移估算 《Quartus II Handbook Version 9.0 Volume 5:Embedded Peripherals》中Section I的1. SDRAM Controller Core部分提出了如何估计SDRAM数据有效信号窗口，并且给出了SDRAM时钟相对于FPGA时钟相移估计公式。 下面先就事论事，对官方给出的这个公式做一些推导说明。（详细的内容请读者参考上面给出的资料，本文重点讨论估算公式。）原文的四个公式如图1和图2 阅读全文

摘要： Abstract本文介绍如何到处已有工程的管脚分配为tcl文档和使用Tcl文档来分配管脚IntroductionFPGA芯片的引脚很多，如果手工分配，工作量很大，且容易出错。应该采用自动分配引脚的方法。 具体做法如下：1 打开一个已经分配好引脚的工程，应该选择使用引脚比较多的工程。 2 点击Assignments 菜单下的Pins 菜单项， 打开引脚分配界面， 点击File菜单下的Export菜单项，打开引脚导出对话框， 选择导出文件类型为Tcl3 在一个新的工程， 若要分配引脚， 点击View菜单下Utility Windows 的Tcl Console, 在Quartus 主界面的右下方， 阅读全文