会员
周边
众包
新闻
博问
闪存
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
mahaidong
博客园
首页
新随笔
联系
订阅
管理
随笔 - 37
文章 - 0
评论 - 2
阅读 -
66865
2022年7月12日
【FPGA学习笔记】VL40 占空比50%的奇数分频
摘要: 设计一个同时输出7分频的时钟分频器,占空比要求为50% 注意rst为低电平复位 信号示意图: clk_pos是周期为7且在clk_in上升沿翻转的信号, clk_neg是周期为7且在clk_in下降沿翻转的信号。 代码 复制代码 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
阅读全文
posted @ 2022-07-12 12:52 220nf绿波电龙
阅读(61)
评论(0)
推荐(0)
编辑
公告
昵称:
220nf绿波电龙
园龄:
4年9个月
粉丝:
18
关注:
0
+加关注
<
2025年3月
>
日
一
二
三
四
五
六
23
24
25
26
27
28
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
1
2
3
4
5
搜索
常用链接
我的随笔
我的评论
我的参与
最新评论
我的标签
随笔分类
cadence高速信号仿真(6)
FPGA笔试题(10)
电源设计(5)
高速信号设计理论(2)
硬件接口设计(14)
随笔档案
2022年7月(10)
2022年5月(1)
2022年4月(26)
阅读排行榜
1. SD卡硬件电路设计(6162)
2. Cadence Sigrity仿真--使用Cadence SystemSi对PCB DDR3进行板级仿真(6122)
3. RGB LCD接口电路设计(5506)
4. SPI Flash电路设计(4189)
5. Cadence Sigrity仿真-- PowerDC直流压降分析(3730)
评论排行榜
1. Cadence Sigrity仿真--使用Cadence SystemSi对PCB DDR3进行板级仿真(2)
推荐排行榜
1. FPGA跨时钟域处理(1)
最新评论
1. Re:Cadence Sigrity仿真--使用Cadence SystemSi对PCB DDR3进行板级仿真
@唐懿雯 一个ibis模型可以有多个io口,一般都是用的厂家提供的。21x21在哪?我没看见,好久之前写的了,我现在不干硬件了😂...
--220nf绿波电龙
2. Re:Cadence Sigrity仿真--使用Cadence SystemSi对PCB DDR3进行板级仿真
大佬,请问这个芯片的IBS模型是一个端口对应一个ibs模型吗?21 × 21 是什么意思?
--唐懿雯
点击右上角即可分享