基于verilog的16QAM调制

思路1：正交调幅法——实现16QAM调制，可以理解为时相位相差90度的两个正弦波的4PAM叠加。

4比特输入经过2->4进制转化得到两路2比特输入，然后分别经过4PAM后叠加所得输出即为16QAM调制结果。

具体程序稍后编写。

思路2：复合相移法——可以借助前面编写的QPSK，相当于两路幅度不同的QPSK的叠加，比如幅度分别取1和3 。

思路1正交调幅法的设计方案：

两正弦波相位差90°，因此至少采用4分频（360°/4=90°，在只考虑上升沿置位的情况下）。

为了使得输出波形富有正负幅值的特点，因此我生成的波是有正负的！！！非平常的1、0振幅波。

module qam(x,clk,en,count,rg_cos,rg_sin,cos,sin,am_cos,am_sin,out_qam
    );
input x;    //串行输入
input clk;    //时钟
input en;
output [1:0] count;    //4分频计数器
output [1:0] rg_cos;    //A3A2并行数据
output [1:0] rg_sin;    //A1A0并行数据
output [2:0] cos;    //根据当前rg_cos决定幅值产生的cos波
output [2:0] sin;    //根据当前rg_sin决定幅值产生的90°相位差的sin波
output [2:0] am_cos;    //cos波的幅值
output [2:0] am_sin;    //sin波的幅值
output [3:0] out_qam;    //16-qam的输出

reg [1:0] count;
reg [1:0] rg_cos;
reg [1:0] rg_sin;
reg [2:0] cos;
reg [2:0] sin;

wire [2:0] am_cos;
wire [2:0] am_sin;
wire [3:0] out_qam;

assign am_cos=(en==0)?0:(count!=00)?am_cos:(rg_cos==2'b00)?-3'd3:(rg_cos==2'b01)?-3'd1:(rg_cos==2'b11)?3'd1:3'd3;    //随时根据rg值更新对应幅值
assign am_sin=(en==0)?0:(count!=00)?am_sin:(rg_sin==2'b00)?-3'd3:(rg_sin==2'b01)?-3'd1:(rg_sin==2'b11)?3'd1:3'd3;

assign out_qam=(en==0)?0:cos+sin;
//线类太好用了，无延迟！！！

always @(posedge clk) begin    //产生四分频计数
    if(en==0) count<=2'b00;
    else begin
        count<=count+1;
        if(count==2'b11) count<=2'b00;
    end
end

always @(posedge clk) begin    //2进制-4进制转化；
    if(en==0) begin
        rg_cos<=2'b00;
        rg_sin<=2'b00;
    end
    else begin
        if(count==2'b00) rg_cos[1]<=x;    
        else if(count==2'b01) rg_cos[0]<=x;
        else if(count==2'b10) rg_sin[1]<=x;
        else    rg_sin[0]<=x;
    end
end

always @(posedge clk) begin    //根据幅值生成周期的cos,sin波，均从count=0为开始，四个时钟周期为一周期
    if(en==0) begin
        cos<=0;
        sin<=0;
    end
    else begin
        if(count==2'b00) begin    //sin为正，cos为负
            sin<=am_sin;
            cos<=~am_cos+1;
        end
        else if(count==2'b01) begin    //cos变号
            cos<=~cos+1;
        end
        else if(count==2'b10) begin    //sin变号
            sin<=~sin+1;
        end
        else begin    //cos变号
            cos<=~cos+1;
        end
    end
end

endmodule