摘要：
#****************************************************************************** # File : syn_example.tcl # Author : Lyu Yang # Date : 2018-12-09 # Description : Design C... 阅读全文
摘要：
在Ubuntu 18.04 LTS系统上使用某些版本的Vivado XSDK的Eclipse IDE中自带的串口Terminal会有Crash的问题。Xilinx的XSDK的Terminal插件是用的librxtx-java，底层访问使用的是librxtxSerial以及librxtxParalle 阅读全文
摘要：
要把U盘作为UEFI启动盘，第一个分区要为FAT32分区，EFI程序放在/EFI/Boot/bootx64.efi。为了制作Ubuntu-18.04 LTS安装U盘，可以把一个U盘格式化为FAT32格式，然后创建如下目录结构： .├── boot│ └── grub│ └── grub.cfg├── 阅读全文
摘要：
#include #include extern int vsscanf(const char *, const char *, va_list); extern int vsprintf(const char *, const char *, va_list); int uart_scanf(const char *fmt, ...) { int i = 0; unsi... 阅读全文
摘要：
# Initialize ASM For RISC-V .section .text.entry .option norvc .global _start .macro push_reg addi sp, sp, -32*4 sw x1, 0 * 4(sp) sw x2, 1 * 4(sp) sw 阅读全文
摘要：
# Package Manager Usageadb connect 192.168.100.15:5555adb shell pm list packages -fadb shell pm list packages -eadb shell pm list packages -dadb shell 阅读全文
摘要：
Icarus Verilog Simulator(http://iverilog.icarus.com/home)使用iverilog作为源代码编译器，编译生成vvp程序文本，使用vvp作为运行时引擎，支持vcd波形Dump，支持lxt格式波形，可以使用gtkwave来Debug波形。 各大Linu 阅读全文
摘要：
While simulating System Verilog design and its test-bench including assertions, events has to be dynamically scheduled, executed, and removed as the s 阅读全文
摘要：
交织基数为M,交织深度为I的卷积交织/解交织程序，延时为I*(I-1)*M. 阅读全文
摘要：
1 #! /usr/bin/env python 2 #coding=utf-8 3 import os 4 import time 5 from ctypes import * 6 7 class USBI2C(): 8 ch341 = windll.LoadLibrary("CH341DLL.dll") 9 def __init__(self, usb_d... 阅读全文