摘要：
仿真配置文件格式：.vt 一般配置修改点： initial begin//////// end always begin//////////end endmodule initial下：配置要仿真的项触发时间及其状态，如： initial begin #0 CLK_50M = 1'b0; #1000 阅读全文
摘要：
使用Verilog描述语言时，在编写含有负数判断的描述语言时，需要定义负数的数据类型。 一般的包含0以及0以上的正数寄存器只需声明 reg 即可； 用法：reg [ ]a; reg寄存器是最常用的寄存器类型，这种寄存器中只能存放无符号数。如果给reg中存入一个负数，通常会被视为正数！ 而对于是负数或 阅读全文
摘要：
寄存器数据类型 只能在always语句和initial语句等过程语句中被赋值 常用：reg reg a; // 定义a为1bit reg型 reg [7:0]b; //定义b为8bit reg型 reg [7:0]c,d,e; //定义c，d，e为8bit reg型 线网数据类型 结构化元件间的物理 阅读全文