文章分类 - FPGA
摘要：38译码器实现以及相关语法基础 1、38译码器简介 3个信号ABC控制8个开关 Design Source module decoder_3_8( //括号里面是端口列表 a, b, c, out ); input a,b,c; //端口定义 output reg [7:0] out;//对out定
阅读全文
摘要：vivado开发流程 1、创建一个工程文件 1、打开vivado 2、Quick Start -> create Project->create a New Vivado Project->next 3、Project Name ->name和location自己设置->勾选Create proje
阅读全文
摘要：verilog_模块端口例化 1、模块与端口 模块、端口、双向端口、PAD 结构建模方式有 3 类描述语句： Gate（门级）例化语句，UDP (用户定义原语)例化语句和 module (模块) 例化语句。 1.1 模块 模块是verilog中基本的定义形式，是与外界交互的接口 module mod
阅读全文
