2020年6月19日
VIM插件 -- 自动生成verilog module的testbench
摘要： VIM插件 -- 自动生成verilog module的testbench @(VIM) 1. 动机 软件语言都有各自好用的IDE，各种自动补全，高亮，语法检查。而苦逼的ICer大多还操着远古时期的VIM写着verilog。也是，硬件语言本身就小众，即使是xilinx, altera等大厂的viva 阅读全文
posted @ 2020-06-19 00:25 love小酒窝 阅读(2049) 评论(3) 推荐(1) 编辑