love小酒窝

摘要： Verilog 任意整数除以三求商和余数 @(verilog) [TOC] 1. 问题简介 问题：输入一个16bit的数，现在要求它除以3得到的商和余数，如何优化？ 来源： "@笑着刻印在那一张泛黄" 提供，面试真题。 2. 思路 一开始联想到之前写过的另一篇博文 "序列模三检测器" ，但是这只能解 阅读全文