摘要：
https://blog.csdn.net/vivid117/article/details/100653875 1.奇偶校验电路 奇偶校验码 奇偶校验码是比较简单的数据校验码，可以检测出一位错误，但是并不能确定错误的位置。 如果数据中发生多位数据错误就可能检测不出来，更检测不到错误发生在哪一位； 阅读全文
摘要：
数字IC笔试题 ——Cadence前端设计2018 @[toc] 可以看我写的另一篇博文： https://www.cnblogs.com/lyc seu/p/12581415.html 第二题：SV知识 bit可以用于合并数组的定义，合并数组的存储都是连续的，所以只能定义bit类型； 补充知识1 阅读全文
摘要：
Verilog -- 序列检测器及其最小状态数 笔试题：序列检测器检测11011001序列，最少需要几个状态？ Mearly 型： | State\Input | 0 | 1 | |--|--|--| | IDLE | 0\0 | 1\0 | | 0| 0\0 | 1\0 | | 1| 0\0 | 阅读全文
摘要：
Verilog 状态机 参考： https://blog.csdn.net/woshiyuzhoushizhe/article/details/95866063 https://blog.csdn.net/qq_34070723/article/details/100737225 https://w 阅读全文