摘要：
https://www.cnblogs.com/wt seu/p/12251662.html 阅读全文
摘要：
Verilog testbench的initial块中阻塞与非阻塞赋值问题 问题描述 在testbench的编写中经常要做的就是在initial块中对一些信号变化进行描述。 比如希望信号start在仿真开始后第10个周期上升沿置为高电平。 对于仿真时钟一般都会这么写： + 如果初始化clk = 0， 阅读全文
摘要：
https://zhuanlan.zhihu.com/p/89816997 阅读全文