AXI协议（基于arm的AMBA总线协议）

1.包含五个通道，读写地址通道，读写数据通道，写响应通道

接口：1.master和互联 2.slaver和互联 3.master和slaver

互连相当于内部具有对称的主和从端口的设备，真实的主和从设备可以连接到这些端口。

 

AXI4：1）AXI4-lite　　数据访问量较小的，IP核配置初始化或者小批量的数据传输   

　　　2) AXI-full　　　大批量或高性能数据传输

　　　3)AXI-stream　　数据像数据流 一次性发送

其中1）2）是有地址的      3）没有地址

 

总线要求：（使用不同的通道来实现以下要求）

1.clk and rst_n       Global 实现时钟和复位 标准定义 ACLK（AXI-lite中所有时钟都和ACLK同步）　ARESETn（同步低电平有效）

2.addr　　　　有读地址通道和写地址通道 标准定义 aw ar  AWADDR ARADDR （地址） 按字节寻址 

　　　　　　　AWVALID ARVALID （发往从机） AWREADY ARREADY（发往主机）

主机将准备好的地址和AWVALID一起准备好，等待从机准备好，若没准备好继续拉高等待，地址不变。

VALID和READY不分先后，只要同时为1即可。（也解决了安全性问题）

 

3.实现write and read data   同样有WDATA(主机到从机流向),同样有WVALID（m-s） 和 WREADY  

　额外信号WSTRB（m-s）(字节屏蔽)，用在多字节传输中，若WSTRB中某位字节为1，则说明响应的数据可以被传输到目标地址，若为0，则屏蔽

　　　　　　　　　　　　　　　RDATA（从到主流向）RVALID(s-m) 和RREADY

　额外信号RRESP[1:0]一般四种状态  00：ok  01:AXI-lite中没有 10:slaver Error 11:decoder error 

4.保证data安全传输

Write sponse(B)通道 BVALID(s-m) BREADY BRESP[1:0] 

 

AXI写入流程：                   读流程：

1.写地址-写数据-回馈　　1.读地址-读数据

2.写数据-写地址-回馈

3数据地址同时-回馈(省时)