摘要：
altera CRC Costum Instruction 自定义指令学习实例，找了很久才找到 阅读全文
摘要：
为了验证FPGA工程中的某个IP的功能和时序的正确性，常常需要对其单独进行验证，但是这些IP模块通常都与内部的众多信号相连（如系统总线，中断信号线等），
往往一个模块的对外接口会多达几百个，对其单独仿真的话，可能会对目标FPGA造成IO资源不足的情况。即使IO资源满足，当众多内部信号变成IO信号时，模块内部的
信号将增加额外的IO延时，增加了时序约束的复杂度。
为了避免以上情况的出现，常常使用Virtual Pin对非IO引脚的信号进行约束，经过约束的信号，综合布线器将不对其分配IO资源。 阅读全文
摘要：
Altera University Program IP Core中有很多很受用的IP核，本人对其中的VGA核很感兴趣，却发现其并不是直接可用的（也许是我没找到），于是便写了个接口挂到了NiosII上。由于原例中在DE2开发板上实现，但其显存不能满足我的要求，于是又稍微改动使其能在DE2-70上实现。 阅读全文
摘要：
Can't configure device.Expected JTAG ID code 0xZZZZZZZZ for device 4,but found JTAG ID code 0xYYYYYYYY
.sof 文件和所连接的器件不匹配 阅读全文
摘要：
利用友晶5 Mega Pixel Digital Camera Development Kit（或者1.3Mega Pixel Digital Camera Development Kit ）中的VGA_Controller核，通过NiosII直接在VGA接口显示数据 阅读全文
摘要：
最近一直在找可以用的VGA核来使Nios ii中的视频解码程序的解码数据能够显示出来。我首先想到了DE2和DE2-70中的TERASIC_Binary_VGA_Controller的实例，便仔细读了一下，发现其并不能显示一幅真彩的图像，只能显示两种颜色，而这两种颜色是可以选定的，这是它的其"Binary"的含义正是在此。虽然不能显示真彩图像，但它是可以显示一幅二值图像的。比方说汉字和ASCII码。 阅读全文
摘要：
转自http://www.yuanma.org/data/2008/1201/article_3354.htm 不要当“传教士” 很多人在讨论区不断的引起 "Linux vs. Windows" 之类的讨论，甚至争的面红耳赤，这是没有必要的。 这种争论是浪费时间而没有任何用处的。对，你花了一下午，用许多事实“捍卫”了 “Linux 比 Windows 好” 这个说法。但是 Wind... 阅读全文
摘要：
因为Verilog是一种硬件描述语言，所以在写Verilog语言时，首先要有所要写的module在硬件上如何实现的概念，而不是去想编译器如何去解释这个module. 比如在决定是否使用reg定义时，要问问自己物理上是不是真正存在这个register, 如果是，它的clock是什么? D端是什么？Q端是什么？有没有清零和置位？同步还是异步？再比如上面讨论的三态输出问题，首先想到的应该是在... 阅读全文