12 2020 档案

Verilog单周期CPU（未完待续）

摘要：单周期CPU：指令周期=CPU周期 Top模块作为数据通路运算器中有ALU，通路寄存器（R1、R2、R3、R4），数据缓冲寄存器(鉴于书上的运算器只有R0）。.......... 此为ALU和通用寄存器的模块，（注意：当各个模块进行仿真时应该将其模块set as top，当进行数据通路时则如图，此阅读全文

posted @ 2020-12-04 12:29 MrLuyu 阅读(160) 评论(0) 推荐(0) 编辑