Verilog单周期CPU（未完待续）

单周期CPU：指令周期=CPU周期

Top模块作为数据通路

运算器中有ALU，通路寄存器（R1、R2、R3、R4），数据缓冲寄存器(鉴于书上的运算器只有R0）。..........

 

此为ALU和通用寄存器的模块，（注意：当各个模块进行仿真时应该将其模块set as top，当进行数据通路时则如图，此图缺少数据输入缓冲寄存器）

部分代码如下

 

 

 

 

 

对不通发模块进行仿真后，对top仿真

 

 

 部分代码

 

posted @   MrLuyu  阅读(160)  评论(0)  编辑  收藏  举报
编辑推荐：
· 基于Microsoft.Extensions.AI核心库实现RAG应用
· Linux系列：如何用heaptrack跟踪.NET程序的非托管内存泄露
· 开发者必知的日志记录最佳实践
· SQL Server 2025 AI相关能力初探
· Linux系列：如何用 C#调用 C方法造成内存泄露
阅读排行：
· 震惊！C++程序真的从main开始吗？99%的程序员都答错了
· 【硬核科普】Trae如何「偷看」你的代码？零基础破解AI编程运行原理
· 单元测试从入门到精通
· 上周热点回顾（3.3-3.9）
· winform 绘制太阳，地球，月球 运作规律
点击右上角即可分享
微信分享提示
AI IDE Trae