摘要： 在nios中，有printf的程序，在线调试没有什么问题，但是下到flash里面，程序跑了一段时间就死掉了！JTAG_UART是阻塞式输出，他只是将数据输出到buffer中，等待你上位机读取，当你的buffer满了之后就会停止cpu。所以在调试模式下面可以正常运行，因为nios2IDE会读取buffer里面的值。UART是不管你有没有接受，都会一直发送数据的。不会阻塞CPU。 阅读全文

摘要： 在 Quartus7.2之后的版本中，除了原有的基于avalon-mm总线的DMA之外，还增加了Scatter-Gather DMA这种基于avalon-ST流总线的DMA IP核，它更适合与大量数据流传输的场合，使用起来比较灵活，增加了与外设流器件配合的能力。由于网上关于SG-DMA介绍的资料比较少，因此这里简单介 绍一下SG-DMA的使用，利用它可以搭配Altera的千兆网MAC核来实现千兆网方面的应用。SG-DMA的 数据手册已经介绍得非常详细（见Scatter-Gather DMA Controller Core），具体的相关寄存器和功能可能查阅相关手册。Altera为了开发的便利，已 阅读全文

摘要： 在用Nios II做外设时序驱动的时候，经常会用延时函数。有时会常使用某个FPGA芯片和时钟，比如笔者一直使用的芯片是cyclone系列 EP2C35F484C8N，PLL输入SOPC时钟是50M。因此，提前测试硬件运行延时情况并编写今后常用的延时函数有一定的意义。软件：Quartus II 9.0, Nios II 9.0硬件配置：1、 在SOPC中调用Interval Timer核图 1 调用Interval Timer核2、配置Interval Time图 2 Interval Timer参数配置各参数说明请参照Quartus II Handbook Version 9.0 Volume 阅读全文

摘要： 首先，来做一个简单的实验，利用DMA来实现on-chip-memory和SRAM之间的传输，同时也在做一个关于SRAM不同地址之间的传输。一、硬件设计 1、首先设计自己的SOPC结构，包括CPU、jtag_uart、sram、sysid、onchip-memory，时钟就用50M即可。都不需要任何的设置。如下图所示： 2、对于QuartusII上顶层文件就不需要有什么可讲的，主要代码如下。1 Reset_Delay delay1 (.iRST(KEY[0]),.iCLK(CLOCK_50),.oRESET(CPU_RESET));2 3 dma_system u0 (4 // 1) glo.. 阅读全文

摘要： PIO核概述具有Avalon接口的并行输入/输出(parallel input/output - PIO)核，在Avalon存储器映射（Avalon Memory-Mapped Avalon-MM）从端口和通用I/O端口之间提供了一个存储器映射接口。I/O端口既可以连接片上用户逻辑，也可以连接到FPGA与外设连接的I/O引脚。PIO核提供容易的I/O访问用户逻辑或外部设备，在这种情况下“位控制”的方法是有效的。下面列举了几种应用的例子：l控制LEDl获取开关数据l控制显示设备l片外设备的配置与通信，例如特定应用的标准产品（ASSP）。PIO核中断请求（IRQ）输出能够确定一个基于输入信号的中断 阅读全文

摘要： SF-VGA模块板载VGA显示器DA转换驱动芯片AVD7123，FPGA通过OUPLLN连接器驱动ADV7123芯片产生供给VGA显示器的色彩以及同步信号。SF-CY3核心模块与SF-VGA子模块连接的系统框图如图所示。FPGA产生ADV7123的同步信号以及3组供给ADV7123内部3路并行DA的数字信号，经过ADV7123的这3组VGA色彩数字信号最终转换为0~0.7V的模拟电压送给VGA显示器。而FPGA另外会产生用于同步色彩数据的场同步信号VSYNC和行同步信号HSYNC。驱动VGA显示的接口，主要有以下3种信号：行同步信号HSYNC，场同步信号VSYNC和数据总线。数据的同步是靠前面 阅读全文

摘要： 问题： 博客园：http://www.cnblogs.com/crazybingo/archive/2010/12/01/1892610.html 博客园：http://www.cnblogs.com/crazybingo/archive/2010/12/04/1896645.html OURAVR:http://www.ourdev.cn/bbs/bbs_content.jsp?bbs_sn=4437397&bbs_page_no=1&search_mode=1&search_text=VGA&bbs_id=9999经过了无数个无眠的夜晚，问题终于解决了。。。 阅读全文

摘要： 由CrazyBingo修改……前言：目前显示器的主流接口是VGA、DVI以及HDMI，再加上一个比较少有的Displayport接口，一共可归为四类。相信不少消费者对这些接口认识并不多，特别是普通用户。所以笔者今天先为大家介绍最为常见的VGA、DVI接口。至于HDMI和Dispalyport的介绍将在下期推出，另外各种接口的实际效果对比也会陆续推出，敬请时刻关注显示器应用频道：http://www.pconline.com.cn/diy/display/study_screenVGA接口介绍VGA(Video Graphics Array)是IBM在1987年随PS/2机一起推出的一种视频传输 阅读全文

摘要： 一、VGA的诱惑首先，VGA的驱动，这事，一般的单片机是办不到的；由于FPGA的速度，以及并行的优势，加上可现场配置的优势，VGA的配置，只有俺们FPGA可以胜任，也只有FPGA可以随心所欲地配置（当然ARM也可以，应用比较高吧）。初学者就是喜欢看炫的效果，往往会忍不住想玩。尤其玩FPGA的，没玩VGA就感到跟单片机没啥提升，因此VGA的驱动也不得不讲。Bingo当年也是如此。挡不住VGA的诱惑，初学者问Bingo VGA问题的人也是灰常的多，也许一般教科书理论太强，实际应用不是很身后，在此Bingo用浅显易懂的语言来讲述VGA的驱动原理，以及通过设计一个可移植模块的应用来讲述。二、VGA驱动 阅读全文

摘要： 目前大多数FPGA都有内嵌的块RAM(Block RAM)，可以将其灵活地配置成单端口RAM(DPRAM，Single Port RAM)、双端口RAM(DPRAM，Double Ports RAM)、伪双端口RAM(Pseudo DPRAM)、CAM(Content Addressable Memory)、FIFO等常用存储结构。FPGA中其实并没有专用的ROM硬件资源，实现ROM的思路是对RAM赋予初值，并保持该初值。所谓CAM，即内容地址存储器。CAM这种存储器在其每个存储单元都包含了一个内嵌的比较逻辑，写入CAM的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数 阅读全文