上一页 1 2 3 4 5 6 ··· 8 下一页

2013年12月24日

taglist安装

摘要: 注意:taglist依赖于ctags,所以要先装ctags,否则taglist装了也没法用!1、首先安装ctags1)ubuntu安装sudo apt-get install exuberant-ctags2)centos安装wget http://prdownloads.sourceforge.net/ctags/ctags-5.8-1.i386.rpm -P /usr/local/srcrpm -Uvh /usr/local/src/ctags-5.8-1.i386.rpm2、安装taglist下载taglist_42.zip地址:http://vim.sourceforge.net/sc 阅读全文

posted @ 2013-12-24 17:08 略过天涯 阅读(575) 评论(0) 推荐(0) 编辑

LINUX 代码运行时间计算

摘要: clock_gettime比gettimeofday更加精确简单做了一下测试#include#include#define MILLION 1000000int main(void){ struct timespec tpstart; struct timespec tpend; long timedif; clock_gettime(CLOCK_MONOTONIC, &tpstart); clock_gettime(CLOCK_MONOTONIC, &tpend); timedif = MILLION*(tpend.tv_sec-tpstart.tv_sec)+(tpend. 阅读全文

posted @ 2013-12-24 14:59 略过天涯 阅读(958) 评论(0) 推荐(0) 编辑

2013年12月16日

FPGA静态时序分析——IO口时序(Input Delay /output Delay)

摘要: 1.1 概述 在高速系统中FPGA时序约束不止包括内部时钟约束,还应包括完整的IO时序约束和时序例外约束才能实现PCB板级的时序收敛。因此,FPGA时序约束中IO口时序约束也是一个重点。只有约束正确才能在高速情况下保证FPGA和外部器件通信正确。1.2 FPGA整体概念 由于IO口时序约束分析是针对于电路板整个系统进行时序分析,所以FPGA需要作为一个整体分析,其中包括FPGA的建立时间、保持时间以及传输延时。传统的建立时间、保持时间以及传输延时都是针对寄存器形式的分析。但是针对整个系统FPGA的建立时间保持时间可以简化。 图1.1 FPGA整体时序图 如图1.1所示,为分解的FPGA... 阅读全文

posted @ 2013-12-16 13:41 略过天涯 阅读(1020) 评论(0) 推荐(0) 编辑

2013年12月4日

Linux终端使用技巧

摘要: 今天才发现Linux下的终端有这么多好用的快捷键。Shift+Ctrl+T:新建标签页Shift+Ctrl+W:关闭标签页Ctrl+PageUp:前一标签页Ctrl+PageDown:后一标签页Shift+Ctrl+PageUp:标签页左移Shift+Ctrl+PageDown:标签页右移Alt+1:切换到标签页1Alt+2:切换到标签页2Alt+3:切换到标签页3Shift+Ctrl+N:新建窗口Shift+Ctrl+Q:关闭终端终端中的复制/粘贴:Shift+Ctrl+C:复制Shift+Ctrl+V:粘贴终端改变大小:F11:全屏Ctrl+plus:放大Ctrl+minus:减小Ctrl 阅读全文

posted @ 2013-12-04 09:39 略过天涯 阅读(286) 评论(0) 推荐(0) 编辑

2013年11月25日

我的modelsim常用DO文件设置

摘要: 在modelsim中使用do文件是非常方便的进行仿真的一种方法,原来接触到的一些项目不是很大,用modelsim仿真只需要仿真单独的一些模块,最近接触的项目比较大,是几个人分开做的,所以前后模块的联合仿真比较重要,并且WAVE窗口里面需要引入的信号也很多,不同人开发的代码放在了单独的文件夹中,如果还是像原来那样仿真,单单是编译源文件,添加查看信号就要花费不少时间,而且仿真需要比较长的时间,需要观察不同时间段内的仿真结果,因此便使用了do文件来方便自己的仿真。 新建文本文件,修改后缀为do便可以建立自己的do文件了。我写了3个do文件:simulate.do,restart.do,complie 阅读全文

posted @ 2013-11-25 20:52 略过天涯 阅读(1948) 评论(0) 推荐(0) 编辑

2013年11月20日

编写SDR SDRAM页突发模式控制器的注意点-下篇

摘要: 本来是没打算写这些的,但是后面逐渐发现点问题,所以决定再写一个下篇来补充说明一下。图一细心的网友会发现上篇末尾的打印是有点问题的,因为我的数据产生器产生的是1-200,1-200,1-200,1-200,1-200,1-200,共六组1200个8bit数据,全部写进Wrfifo,写进去之后发写请求,同时给Moni_Addr[23:0]为0,也就是0地址开始写。既然第一个数据是0102,为什么打印0000呢,这里只有一个可能,就是提前了一个节拍吧SDRAM_Read_Ack(isRead_Ack)拉高了,导致Rdfifo装进去0000。返回去查看SDRAM_Read_Ack的拉高轨迹,发现在周期 阅读全文

posted @ 2013-11-20 19:25 略过天涯 阅读(464) 评论(0) 推荐(1) 编辑

编写SDR SDRAM页突发模式控制器的注意点

摘要: 网上有很多的SDR SDRAM控制器的代码,但都是基于burst1/2/4/8模式下的,这种模式下传输高速的相机数据还是有点拮据的,所以花了几天把这些模式改造成了页突发模式。我的这个控制器模型是这样的: 图一这里的有两个缓冲Wrfifo和Rdfifo,它们都是dcfifo(混合宽度异步时钟FIFO)。上面的图我画的很丑,但是有些细节要注意,Wrfifo进来是8bit出去是16bit。不管是手机那种摄像头还是工业相机camera_clk都不会很... 阅读全文

posted @ 2013-11-20 19:24 略过天涯 阅读(506) 评论(0) 推荐(1) 编辑

2013年11月12日

DMA

摘要: /* * "Hello World" example. * * This example prints 'Hello from Nios II' to the STDOUT stream. It runs on * the Nios II 'standard', 'full_featured', 'fast', and 'low_cost' example * designs. It runs with or without the MicroC/OS-II RTOS and requires 阅读全文

posted @ 2013-11-12 20:42 略过天涯 阅读(430) 评论(0) 推荐(0) 编辑

2013年11月8日

提高FPGA速度的quartus编译选项

摘要: Turning on some optimizations in Quartus II may help increase it. Here are some you may want to try:a.) Change the optimization technique to Speed• Click Assignments -> Settings• Select Analysis & Synthesis Settings• For Optimization Technique, select Speedb.) Turn on one-hot state machine pr 阅读全文

posted @ 2013-11-08 19:24 略过天涯 阅读(1375) 评论(0) 推荐(0) 编辑

nios DMA使用注意事项

摘要: 1、对同一个设备的多次DMA读写操作之间如果并行,有可能会导致数据传输错误。可以在程序中对每次DMA操作进行等待。如下:点击(此处)折叠或打开void dma_done(void*p){int*q=p;(*q)++;}main(){ voliate int n1=0,n2=0; alt_dma_txchan_send(tx1,tx_buf1+BUFSIZE,length,dma_done,&n1);alt_dma_txchan_send(tx2,tx_buf2+BUFSIZE,length,dma_done,&n2);while(n1!=1);while(n2!=1);alt_ 阅读全文

posted @ 2013-11-08 19:22 略过天涯 阅读(757) 评论(0) 推荐(0) 编辑

上一页 1 2 3 4 5 6 ··· 8 下一页

导航