摘要： 本来是没打算写这些的，但是后面逐渐发现点问题，所以决定再写一个下篇来补充说明一下。图一细心的网友会发现上篇末尾的打印是有点问题的，因为我的数据产生器产生的是1-200,1-200,1-200,1-200，1-200,1-200，共六组1200个8bit数据，全部写进Wrfifo，写进去之后发写请求，同时给Moni_Addr[23:0]为0，也就是0地址开始写。既然第一个数据是0102，为什么打印0000呢，这里只有一个可能，就是提前了一个节拍吧SDRAM_Read_Ack(isRead_Ack)拉高了，导致Rdfifo装进去0000。返回去查看SDRAM_Read_Ack的拉高轨迹，发现在周期 阅读全文

摘要： 网上有很多的SDR SDRAM控制器的代码，但都是基于burst1/2/4/8模式下的，这种模式下传输高速的相机数据还是有点拮据的，所以花了几天把这些模式改造成了页突发模式。我的这个控制器模型是这样的： 图一这里的有两个缓冲Wrfifo和Rdfifo，它们都是dcfifo(混合宽度异步时钟FIFO)。上面的图我画的很丑，但是有些细节要注意，Wrfifo进来是8bit出去是16bit。不管是手机那种摄像头还是工业相机camera_clk都不会很... 阅读全文