硬件加速

Intro

RTL, HLS, SOFTWARE HARDWARE.、

FPGA介绍

算法及其复杂度介绍：排序、背包、图

Abstract Models, Behavioral Synthesis, Architectural Synthesis

Abstract Models

理论模型为主

Behavioral (High Level) Synthesis Overview

步骤：

1. 将HDL模型翻译成序列图

2. 行为级优化(本章其余部分)

   • 独立于实现参数的抽象模型的优化原标题:

3. 建筑综合与优化(下一章)

   • HLS的自动化
   • 创建宏观结构：数据路径与控制单元
   • 考虑实现的面积与延迟信息

Hardware vs Software Compilation

软件编译：
将程序编译成中间形式
优化中间形式
生成体系结构的目标代码

硬件编译：
将HDL模型编译成顺序图
优化顺序图
从cell library生成门级内部连接

Behavioral-level Optimizations

旨在简化模型的语义保留转换
在解析树生成期间或之后应用于解析树

感觉像编译原理，优化实际执行代码
分类：

1. Data-flowbased transformations

Tree-height reduction
◼ Constant and variable propagation
◼ Common sub-expression elimination
◼ Dead-code elimination
◼ Operator-strength reduction
◼ Code motion

2. Control-flowbased transformations
   ◼ Model expansion
   ◼ Conditional expansion
   ◼ Loop expansion
   ◼ Block-level transformations

Architectural Synthesis

我理解是给定（电路行为），如何安排顺序图的问题

多目标优化问题

Data-path Synthesis

Defining interconnection among
◼ Resources (multiplier, ALU etc.)
◼ Steering logic circuits (multiplexers or buses)
◼ Memory resources (registers and memory arrays)
◼ I/O ports
◼ Control Unit

Control Unit Synthesis

3. Logic Synthesis –Technology Mapping

Technology Mapping：

通过将网络的各个部分与技术相关库中可用的逻辑单元/FPGA原语进行匹配，将逻辑优化产生的与技术无关的网络进行转换在执行技术映射时，算法试图将面积最小化，同时满足用户约束(如时间)将网络中的节点绑定到库中的单元的过程

Pattern Matching and Covering

One of the crucial tasks for technology mapping
◼ Determines which cells in the library / primitives in FPGA may
be used to implement a set of nodes in the subject Boolean
network
◼ Two main types of pattern matching
◼ Structural matching
◼ Boolean matching

技术映射的关键任务之一确定FPGA中库/原语中的哪些单元可用于实现主题布尔网络中的一组节点两种主要类型的模式匹配结构匹配布尔匹配

Physical Synthesis/Design