系统地址总线
1.总线的基本概念
1.什么是总线
总线是连接各个部件的信息传输线， 是各个部件共享的传输介质 。
注意：在任何时刻只能允许一对设备或者部件来使用总线，其他的设备只能等待前者使用完成之后才可以使用总线。
2.为什么要用总线
1.为了更加简便的连接计算机的各个部件，使得计算机的内部结构更加有序，方便控制器对各个部件的管理。
2.提高计算机系统的可扩展性。
3.可以节约计算机的设计成本。
3.总线上信息的传送
1.串行：要传输的数据在总线上一位位的传送，接收方一位位的接收。(传输距离长，可以使用在计算机与计算机之间的数据传输)
2.并行 ：要传输的数据多位一同放到总线上进行传输，接收方也同时接收多个数据。(需要多条数据总线，传输距离短，一般在计算机内部使用，如果要用于远距离传输需要其他的技术支持)
2.总线的分类
要进行分类，就需要分类的依据，根据总线的位置进行划分有如下的分法：
1.片内总线
芯片内部的总线。
2.系统总线
计算机各部件之间 的信息传输线
1.数据总线：双向，一般与机器字长、存储字长有关 。
2.地址总线：单向 ，与存储地址、 I/O地址有关
3.控制总线：以CPU为对象有出有入。有出：存储器读、存储器写 总线允许、中断确认 ；有入：中断请求、总线请求；
3.通信总线
用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。
传输方式 ：串行通信总线 、并行通信总线 。
3.总线特性及性能指标
1.总线的物理实现(主板)
总线的物理实现就是主板(母板)，主板上留有各个功能部件的接口以供部件的扩展。
2.总线特性
总线为了能够有效的连接部件需要具有一定的特性：
1. 机械特性 ：尺寸、形状、管脚数及排列顺序
2. 电气特性：传输方向（数据线双向、地址线单向只能由CPU发出传向内存或者是IO设备）和有效的电平范围 （规定什么电压是低电平、什么电压是高电平）
3. 功能特性：每根传输线的功能：地址 、数据、控制等
4. 时间特性：信号的时序关系
3.总线的性能指标
1. 总线宽度：数据线的根数
2. 标准传输率：每秒传输的最大字节数（MBps）
3. 时钟同步/异步：同步、不同步
4. 总线复用：地址线与数据线复用（共用），为了减少管脚数，管脚数减小了计算机的封装体系就会减小。
5. 信号线数：地址线、数据线和控制线的总和
6. 总线控制方式：突发、自动、仲裁、逻辑、计数
7. 其他指标：负载能力（总线可以挂载的IO设备数）
4.总线的标准
为什么需要总线标准？
通过制定一套总线标准来实现分工生产集成。
总线标准
ISA：工业标准体系结构
EISA：对ISA的扩展，兼容ISA
VESA：视频电子标准协会，实现活动图像的高速传输
PCI：外设部件互联标准，独立于处理器，它将CPU处理器与外围设备分开，使得可以在不同时钟频率下任意的添加IO设备而不造成CPU的性能下降。
AGP：英特尔推出的接口，它是点对点的局部总线，主要是为了连接控制芯片和显卡。
RS-232：串行总线通信标准
USB：通用串行总线标准
4.总线的结构
1.单总线结构
将所有设备都连接到系统总线上，导致系统总线成为系统的瓶颈，具体表现为：1.当总线被其他设备征用时，CPU的运行效率会受到影响；2.当使用总线来连接远程设备时，总线过长会造成时间延迟。
2.多总线结构
1.双总线结构
面向 CPU 的双总线结构
该总线结构具有M总线和I/O总线两条总线，M总线连接CPU和主存可以减少CPU和主存间数据传输的压力，但是由于主存和其他I/O设备没有直接连接，所以当其他I/O设备需要访问主存时就会打断CPU的执行，从而影响CPU的执行效率。
以存储器为中心的双总线结构
以存储器为中心的双总线结构拥有存储总线和系统总线两条总线，其中存储总线连接CPU和内存解决CPU和主存间频繁的数据传输问题，减少系统总线的传输压力；系统总线连接CPU、主存和各个I/O设备来保证CPU、主存和I/O设备间的数据传输，同时避免了CPU因缺少可使用的总线而被中断执行。但遗憾的是目前的技术还不能支持系统总线和存储总线同时工作。
存储总线和IO总线分离的双总线结构
存储总线和IO总线分离的双总线结构实现了主存总线和I/O总线的分离，主存总线实现CPU和主存间的数据传输，I/O总线实现各个I/O设备间的数据传输，然后再设计一个通道来将主存总线和I/O总线连接，从而实现各个部件间的数据交互。那么这个通道是个什么样子的结构呢？其实它就是一个具有特殊功能的处理器，它拥有自己的控制器，拥有自己的指令系统，能够执行通道程序，并且能够实现对I/O的统一管理。值得注意的是通道程序通常是由操作系统来编写的。
2. 三总线结构
三总线结构1
该三总线结构与前面相比多出了一条DMA总线，它支持直接存储器访问，外部的高速设备能够直接访问计算机的内存，这样可以调高计算机的效率。当然对于一些低速设备只能通过I/O总线来访问内存，防止拖累数据传输效率。
三总线结构2
由于CPU和内存的运行速度存在一定的差距，所以设计一块高速存储结构Cache，来提高CPU和主存间的数据交互。该结构设计一条扩展总线来连接外部扩展设备，由于将快速设备和低速设备都连接到一条扩展总线上所以低速设备会拖累高速设备。
3.四总线结构
下面的四总线结构是在上面三总线结构2的基础上进行改进，将高速设备和低速设备连接到不同的总线上。其中，扩展总线连接低速设备，高速总线连接高速设备，从而提高数据传输效率。
5.总线控制
1.总线判优控制
1. 基本概念
主设备(模块)：对总线有控制权
从设备(模块) ：响应从主设备发来的总线命令
2.总线判优控制
分布式：将判优逻辑分布到各个设备上
集中式：将判优逻辑存放在CPU内
链式查询方式
计数器定时查询
独立请求方式
2.总线通信控制
1. 目的 ：解决通信双方协调配合问题
2. 总线传输周期
申请分配阶段：主模块申请，总线仲裁决定
寻址阶段：主模块向从模块 给出地址 和 命令
传数阶段：主模块和从模块 交换数据
结束阶段 ：主模块 撤消有关信息
3. 总线通信的四种方式
同步通信：由 统一时标 控制数据传送
同步式数据输入
同步式数据输出
异步通信：采用 应答方式 ，没有公共时钟标准
半同步通信 ：同步、异步结合
同步 ：发送方用系统时钟前沿发信号， 接收方用系统时钟后沿 判断、识别 。
异步 ：允许不同速度的模块和谐工作，增加一条 “等待”响应信号WAIT
上述三种通信的共同点
一个总线传输周期（以输入数据为例）
主模块发地址 、命令 ：占用总线
从模块准备数据：不占用总线，总线空闲
从模块向主模块发数据 ：占用总线
分离式通信 ：充分挖掘系统总线每个瞬间的潜力
一个总线传输周期
子周期1：主模块申请占用总线，使用完后即放弃总线的使用权
子周期2 ：从模块（主模块）申请占用总线，将各种信息送至总线上
分离式通信特点
1. 各模块有权申请占用总线
2. 采用同步方式通信，不等对方回答
3. 各模块准备数据时，不占用总线
4. 总线被占用时，无空闲
充分提高了总线的有效占用
6.参考文献
【1】哈尔滨工业大学计算机组成原理课程：https://www.bilibili.com/video/BV1ix41137Eu?t=251&p=19
