不应该使用多个互相独立的if，且同时对同一个东西赋值，这样导致赋值情况很复杂，使用大量逻辑门。 正确做法是，如果可能的话，把这些if 用 if else if else 这样子连接起来，确保每个始终周期只执行一个if块。 或者使用非阻塞赋值？还未尝试。
verilog 挺难，情况很多，也需要经验，有时间当仔细研究。
