FPGA网站资源备忘录

1. 关于PLL的RUN-TIME重配置

http://www.altera.com/support/examples/quartus/alt_pll_reconfig.html#figure1

2. 常见的问题解答

http://altera.mobi/support/kdb/kdb-browse.jsp?category=Devices

3. Debugging NiosII Systems with the SignalTapII Embedded LogicAnalyzer

http://www.altera.com/literature/an/an446.pdf

4. 如何設定Nios II EDS最佳環境？

http://kb.cnblogs.com/a/1237836/    (注意：语法着色里缺少了对 函数名的着色定义)

5. 关于pipeline的使用及解释

http://www.cnblogs.com/oomusou/archive/2008/12/21/pipeline_bridge.html

6. High-Definition Video Deinterlacing Using FPGAs( 主要介绍了altera的vip核里面的deinterlacer的各种算法及硬件消耗 )

http://www.altera.com/literature/wp/wp-01117-hd-video-deinterlacing.pdf

7. Custom component( online training course, 注 其课件的单词拼错了，把component搞成componet)

http://www.altera.com/customertraining/webex/CustomComps/player.html

8. Timequest timing analyzer resource center

http://www.altera.com/support/software/timequest/sof-qts-timequest.html?GSA_pos=3&WT.oss_r=1&WT.oss=timequest

9. Altera example center

http://www.altera.com/support/examples/exm-index.html

10. Serial interface (RS232)

http://www.fpga4fun.com/SerialInterface.html

11. HDL tutorials（不错的在线HDL，包括verilog, VHDL）

http://www.fpga4fun.com/HDL%20tutorials.html

 

 

 

笔记：

1. 做验证的时候可能有多个project，project之间的相似度如果高的话，可以先在老的project里导出tcl文件，然后再在新的project里面运行tcl就可以实现瞬间复制，特别适合于管脚很多的地方，这样做省心又可以避免错误。

步骤：

在老的project的菜单project-》generate tcl files for project...，把生成的tcl文件拷贝到新的project，然后菜单tools-》tcl scripts...，运行，完成。