摘要：
1 RISC与RISC-V RISC发明者是美国加州大学伯克利分校教师David Patterson，RISC-V（拼做risk-five）是第五代精简指令集，也是由David Patterson指导的项目。 1.1 为什么要做RISC-V指令集？ 历史上是这样的，2010年伯克利大学并行计算实验室 阅读全文
摘要：
介绍2个插件，对齐插件和列递增/减插件。在之前写代码是用的较多，自己装环境时也把这2个插件装上了。 1.1 对齐插件链接 插件Align.vba.gz下载地址 https://www.vim.org/scripts/script.php?script_id=294 1.1.1 安装方法 1.1.2 阅读全文
摘要：
1.1 背景 今天想看一下国密算法的相关文档，上网搜了一下，全是要积分下载的文档，烦人。。。想了一下这些文档既然是国家标准，总该有一个地方能承载吧。找了一会儿，翻到这个，国家标准全文公开系统，里面可以找到强制性国家标准和推荐性国家标准，不过进去只能在线看，下载不了，网站链接如下。 http://op 阅读全文
摘要：
一、背景 之前在公司用的vim配置是从同事那里拷贝的.vim目录和.vimrc，感觉挺好用的。其中有个功能不知道是通过什么插件实现的： 1）输入的词再次输入时，会自动下来提示选择； 2）输入路径时，会下拉自动提示下一级路径(有时在filelist里面加东西时用)； 今天在自己装的虚拟机系统上写东西， 阅读全文
摘要：
1 # Makefile for SystemVerilog Lab6 2 PKG = 3 TSCALE = -timescale="1ns/100ps" 4 RTL= ../../rtl/router.v 5 BADRTL= ../../rtl/bad/router.v 6 SVTB = ./router_test_top.sv ./router_io.sv ./test.sv ... 阅读全文
摘要：
YNOPSYS VCS Makefile文件编写与研究 这个Makefile是synopsys提供的模板，看上去非常好用，你只要按部就班提供实际项目的参数就可以了。我们来看这个文件的头部说明： makefile 其实完全可以用csh或其他脚本来编写，只是VCS使用的linux内置的make命令定义了 阅读全文
摘要：
数字芯片和FPGA的验证。主要是其中的功能仿真和时序仿真。 验证中通常要搭建一个完整的测试平台和写所需要测试用例。而verilog这种硬件描述语言是出于可综合成电路的目的设计出来的，所以它在书写测试平台和测试用例是不够方便的（测试平台和用例不需要综合成电路）。而SV正是由于它不需要满足可综合性，所以 阅读全文
摘要：
1、对于信号几种赋值方式的区别： 2、随机数方法和函数 $urandom_range() 语法：$urandom_range(int unsigned maxval,int unsigned minval = 0); 功能：返回一个在maxval和minval之间的无符号整数 Example: $u 阅读全文
摘要：
1、ntb_template -t router router.v 执行该命令会生成3个文件（命令中router.v是dut） a、router.if.vrh,包含信号端口的方向（相对于dut）、位宽，可将此信号加上类型(logic或者bit)，去掉方向，作为interface中的信号声明。将此信号 阅读全文