门电路

第四章  门电路

一、主要内容

数字系统中，广泛使用着半导体集成电路。本章介绍硅材料制作的数字集成电路，讨论常用的数字集成门电路的工作原理。从使用这些器件的角度出发，介绍它们的主要参数，各参数的物理意义，以及各参数的数值大小和影响这些参数的因素，以达到能够正确使用这些器件

 

二、有关基本内容要点

门电路（逻辑电路）是数字集成电路的基本单元，是对数字逻辑信号进行运算的实际硬件电路，也是学习计算机硬件电路的基础。门电路主要分为分立元件门电路和集成门电路两大类。分立元件门电路是学习的基础，集成元件的门电路主要分为TTL型和CMOS型两大类。
    数字电路通常分为双极型（TTL管）和场效应管型（MOS管）两类。应能理解TTL与非门的工作原理。

1.分立元件门电路：由二极管可构成与门和或门，如下图所示：

 

 

 

由上图可看出，A、B与F之间的关系是与关系。即F=AB。

三极管在其截止区或饱和区中可构成非门。如下图所示：

 

当A为低电平时，三极管T截止，F输出高电平，而当A为高电平时，三极管T若

处于饱和状态，则F输出低电平。即F=。

以上两种电路均由二、三极管构成。但目前这种分立元件构成电路已经限于理论上

的讨论了。绝大多数均由集成电路构成。

2．ＴＴＬ门电路：TTL集成与非门电路是由三极管构成的。其内部结构由三部分组

成：输入级、中间级和输出级。当输出为高电平时，电路如下图所示：

 

输入级包括电阻R₁和多发射级三极管T₁，它实现了逻辑“与”的功能。

中间级包括电阻R₂、R₃和三极管T₂，可以看出，它是一个共射接法的电路，从三极管T₂的集电极和发射极同时输出两个相位相反的信号，并分别送到三极管T₃和T₄的基极。

输出级包括电阻R₄、三极管T₃、T₄和二极管D。可以看出，从中间级三极管T₂的集电极和发射极同时输出两个相位相反的信号送到了输出级三极管T₃和T₄的基极，使T₃和T₄始终处于一个导通、一个截止的状态，中间级和输出级共同构成“非”的功能，这样整个电路就实现与非的逻辑功能。因为这个电路的输入和输出都是三极管，故称TTL电路。

上述TTL门电路还可组成反相器、与非门、或非门、与或非门、异或门、三态门以

及ＯＣ门等功能。其详细内容参见教材相关部分。

3．主要参数

     TTL门电路的主要参数涉及电路的工作速度、功耗、抗干扰能力和驱动能力等。这些参数对我们合理、安全地应用器件是很重要的。

（1）传输特性

 传输特性是描述电路输入电压u _I从0V电位逐渐上升到高电位时，对应的输出电压u_O的变化情况。

   从下图的电压传输特性上可以看出：当输入电压u_I为低电位时输出u_O为高电位，当输入电压u_I为高电位时输出u_O为低电位。从电压传输特性上还可以知道输出高电位的额定值U_OH（本电路为3.6V）、输出低电位的额定值U_OL（本电路为0.4V）。把输出电位发生急剧跳变所对应的输入电位称为阈值电压，用U_TH表示，本电路的阈值电压值为1.4V。

              
                                                                   

    在实际的电路中，往往是多个门电路相互连接组成系统，前一级门的输出就是后一级门的输入。我们用这样一个图来描述TTL与非门的噪声容限，见下图。

               

                                                                              

     如果我们定义（规定） 输出高电位的最小值用U_OH（min）表示， 输入低电位的最大值用U_IL（max）表示，输出低电位的最大值用U_OL（max）表示，输入高电位的最小值用U_IH（min）表示。

    从图中看出： 输入为低电位时，允许的正向干扰信号的范围为：

             U_NL=U_IL（max）－U_OL（max）

   我们称之为输入为低电位时的噪声容限 ；

    输入为高电位时，允许的负向干扰信号的范围为：

             U_NH= U_OH（min）－U_IH（min）

    我们称之为输入为高电位时的噪声容限。

UNL和UNH的值越大，则电路抗干扰信号的能力就越强。

（2）传输延时

    传输延时t_pd是指与非门输出波形相对于输入波形的延时，见下图。

      

                   

    可以看出：对应输入，输出波形不仅反了一个相，而且还发生了延时。

    我们把输入波形上升沿的50%起至输出波形反相至下降沿的50%止的这段时间叫导通延时，用t_pHL表示；

    把输入波形下降沿的50%起至输出波形反相至上升沿的50%止的这段时间叫关闭延时，用t_pLH表示。

    导通延时和关闭延时的平均值叫做平均传输延时，简称传输延时，用t_pd表示

t_pd =（t_pHL+t_pLH）/2

    影响传输延时的主要因素是晶体管的开关特性、电路结构和电路中各电阻的阻值，tpd的大小反映了电路的工作速度。

（3）扇出系数

 扇出系数是指门电路驱动同类门的个数（反映电路带负载的能力）。分两种情况来讨论。

   当与非门输出为高电位U_OH时见下图（a）：

    当与非门1输出为高电位U_OH时，有电流I_OH从与非门1流出至负载门，对于负载门来说，有输入电流I_IH，可见，与非门输出高电位时可驱动负载门的个数为

    N_OH=I_OH  / I_IH

   

                                

  当与非门输出为低电位U_OL时见上图（b）：

    当与非门1输出为低电位U_OL时，负载门的电流就要流入与非门1。如果负载门的输入短路电流为I_IL，而与非门1的输入电流为I_OL，则与非门输出低电位时可驱动负载门的个数为

   N_OL=I_OL / I_IL

    一般取N_OL、N_OH中数值较小的为门电路扇出系数N_O

 

   4．集电极开路门

    集电极开路门又称OC门，电路图见下图（a）。与典型的TTL与非门相比，输出级中T4管的集电极开路 。

      

                         (a)                  (b)

    当输入为低电位时：T₁导通，T₂、T₄截止，通过外接电源使输出为高电位；当输入为高电位时：，T₂、T₄导通，输出为低电位。

把两个集电极开路门连在一起[见上图（b）]，其输出：

    ，

 实现了与或非的功能。值得注意的是，为了保证实现逻辑功能的可靠性，R_L阻值的选择要合适。

   5． 三态TTL门

一般TTL门的输出只有两种状态：逻辑高电位或逻辑低电位。

    三态TTL门除了输出有逻辑高电位和逻辑低电位以外，还有第三态输出—高阻态，这时输出端相当于悬空。

    下图是三态TTL门的电路图。其中A为输入、G为阻塞信号输入端（也把该信号称为使能信号）。

           

                  

   当G为低电平时：T₆、T₇截止，该电路的功能与普通TTL门一样，F=`A ；

    当G为高电平时：T₆、T₇饱和，T7集电极为低电位，这个低电位接至多发射极三极管T₁的一个发射极，使T₂、T₄截止，与此同时， T₇集电极的低电位虽经二极管D₁电平偏移，仍使T₃基极的电位为低电位而使T₃截止。因此，当G为高电平时无论输入信号为高或为低，输出管T₃、T₄均截止，输出处于第三态——高阻态。

6.ＣＭＯＳ门电路：CMOS集成反相器电路是由场效应管构成的。其内部结构由如下图所示：

 

    由于T1是NMOS，而T₂是PMOS，故当U_I为低电平时，T₁截止，T₂导通，输出U₀与U_DD连通，因此为高电平；而当U_I为高电平时，T₁导通，T₂截止，输出U₀与地连通，因此为低电平，即U₀=

上述CMOS集成门还可构成与非门、或非门、异或门、三态门、传输门等门电路。详细电路及原理参见教材相关部分，

7．功耗
       TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10^-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
    8．速度
      通常以为TTL门的速度高于“CMOS门电路。影响 TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。管子的开关时间越长，门的工作速度越低。门的速度主要体现在输出波形相对于输入波形上有“传输延时”t_pd。将t_pd与空载功耗P的乘积称为“速度-功耗积”，做为器件性能的一个重要指标，其值越小，表明器件的性能越 好（一般约为几十皮（10^-12）焦耳）。与TTL门电路的情况不同，影响CMOS电路工作速度的主要因素在于电路的外部，即负载电容C_L。C_L是主要影响器件工作速度的原因。由C_L所决定的影响CMOS门的传输延时约为几十纳秒。
   6．抗干挠能力
    抗干挠能力是衡量门电路工作可靠性的重要指标。
    对于TTL门电路而言，电源电压U_DD是5v。输出的高电位U_OH约为2．4～2．7v，即UOH(min)=2.4其输出低电位时，U_OL约为0.2～0.4v,即UOL(max)=0.4v。对于输人端而言，TTL门电路可确认的输人高电位值UIH必须大于2.0v，即UIH(min)=2.0v，而输人为低电位时，UIL应低于O．8v，即UIL(max)＝O．8v。
    当两个门电路相互连接时，当前一个门电路输出为高电位时，可 以确定这两个电路能正常工作时的高电位噪声容限UNH值： UNH=UOH(min)-UIH(min)=2.4-2.0=0.4v
    同理，可以得出TTL门电路的低电位噪声容限UNL值：UNL=|UOL(max)-UIL(max)|
    一个电路系统在处于正常工作时，其能承受的噪声容限UN为UNH和UNL的最小值，即UN＝min(UNH,UNL)。 对于 CMOS电路而言，U_DD值通常为 5～15 v。

UOH=UDD-0.1，UIH=0.7UDD；UOL=0.1，UIL=0.3UDD