摘要: 原理图 功能简介:芯片上店3s内输出为零。A组逻辑与BCD一致。 A拉低1秒,k输出14s的高后输出低电平并且保持低,A拉低3s(开脚)高1.5s,低2s,高1.5s,一直低;A拉低6s后,A1输出高,高1.5s,低2s,跳转高电平1.5s,一直低;如果A拉低后一直低,K就一直低,(开脚)也一直低 阅读全文
posted @ 2021-10-29 15:15 steven_lg 阅读(304) 评论(0) 推荐(0) 编辑