大西瓜FPGA --logic3

日拱一卒，久久为功变则通 FPGA--> 淘宝：https://daxiguafpga.taobao.com B站：https://space.bilibili.com/508484477 博客资料文档均可配套淘宝店的开发板。博客资料、代码、图片、文字等属大西瓜FPGA所有，切勿用于商业！若引用资料、代码、图片、文字等等请注明出处，谢谢！

2016年7月1日

摘要：信号的抽取和插值减少抽样率以去掉过多数据的过程称为信号的抽取(decimatim)，增加抽样率以增加数据的过程称为信号的插值(interpolation)。抽取、插值及其二者相结合的使用便可实现信号抽样率的转换。一般多速率变换传输系统结构：抽取，可以在传输的过程中减少传输的数据量，接收端进行恢阅读全文

posted @ 2016-07-01 16:58 logic3 阅读(16603) 评论(0) 推荐(0) 编辑

大西瓜FPGA --logic3

公告