07 2016 档案

摘要:基于modelsim-SE的专业进阶仿真流程 通过《基于modelsim-SE的简单仿真流程》和《调用altera IP核的仿真流程》是否感受到仿真流程中的繁琐步骤,特别是在modelsim创建工程之后的步骤:编译、添加仿真信号、开始仿真。这三个步骤涉及到一大堆的鼠标操作,涉及到一大堆的窗口操作,由 阅读全文
posted @ 2016-07-03 10:38 logic3 阅读(901) 评论(0) 推荐(1) 编辑
摘要:调用altera IP核的仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示; 在脚本窗口中将出现一 阅读全文
posted @ 2016-07-03 10:36 logic3 阅读(2691) 评论(0) 推荐(0) 编辑
摘要:调用altera IP核的仿真流程—上 在学习本节内容之后,请详细阅读《基于modelsim-SE的简单仿真流程》,因为本节是基于《基于modelsim-SE的简单仿真流程》的基础上进行设计的,关于设计仿真流程的过程所涉及到的重复内容将不再详述,将会一笔带过,如果深入学习了《基于modelsim-S 阅读全文
posted @ 2016-07-03 10:35 logic3 阅读(1531) 评论(0) 推荐(0) 编辑
摘要:基于modelsim-SE的简单仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示; 在脚本窗口中将 阅读全文
posted @ 2016-07-03 10:32 logic3 阅读(4377) 评论(0) 推荐(0) 编辑
摘要:基于modelsim-SE的简单仿真流程 编写RTL功能代码 要进行功能仿真,首先得用需要仿真的模块,也就是RTL功能代码,简称待测试的模块,该模块也就是在设计下载到FPGA的电路。一个电路模块想要有输出,就得有输出,数字电路也是一样的,时钟和复位信号是必不可少的测试激励信号之一,同时可能还包括控制 阅读全文
posted @ 2016-07-03 10:31 logic3 阅读(870) 评论(0) 推荐(1) 编辑
摘要:前言 Modelsim是一款专业的仿真软件,特别是在Quartus II 11.0之后的版本,都没有配套自身的仿真软件,所以Modelsim成了在FPGA设计流程中的进行功能仿真的首选仿真软件之一。 ModelSim为HDL仿真工具,我们可以利用该软件来实现对所设计的VHDL 或Verilog 程 阅读全文
posted @ 2016-07-02 20:34 logic3 阅读(572) 评论(0) 推荐(0) 编辑
摘要:信号的抽取和插值 减少抽样率以去掉过多数据的过程称为信号的抽取(decimatim),增加抽样率以增加数据的过程称为信号的插值(interpolation)。抽取、插值及其二者相结合的使用便可实现信号抽样率的转换。 一般多速率变换传输系统结构: 抽取,可以在传输的过程中减少传输的数据量,接收端进行恢 阅读全文
posted @ 2016-07-01 16:58 logic3 阅读(17228) 评论(0) 推荐(0) 编辑

点击右上角即可分享
微信分享提示