03 2016 档案
摘要：这些年学过的FPGA 最近看了老罗的鄙视链是怎样炼成的，联想到FPGA。从2011年底开始接触FPGA到现在已经快接近4个年头了，这四年见证了Altera-FPGA的发展，使用的cyclone系列的芯片也从cyclone到现在cycloneV，从单纯逻辑门，到集成DSP模块，再到现在的集成ARM，工
阅读全文
摘要：基于SoCkit的opencl实验1-基础例程 准备软硬件 Arrow SoCkit Board 4GB or larger microSD Card Quartus II v14.1 SoCEDS v14.1 Altera SDK for OpenCL v14.1 （A license for t
阅读全文
摘要：实验步骤： 打开51内核的工程，为内核的进行配置引脚，这个过程根据开发板的原理图就进行，引脚包括：clk、复位、LED的驱动管脚。 分配好了之后，记得把没有用的管脚设置为输入三阻态。 （2）设置ROM程序存储模块的编号，目的是在将网表文件下载到FPGA后能够通过QuartusII软件访问ROM模块，
阅读全文
摘要：8051内核介绍 8051内核结构 8051内核说明管脚 该部分的8051内核的顶层信号引脚在8051内核的顶层便可查看到各个引脚模块的定义。引脚的定义和普通的8051单片机相似，区别在于P3口的定义，普通的8051单片机的P3口有双重功能，在对普通的8051单片机编程时，特别是用C进行编程时所面向
阅读全文
摘要：实验操作 上电 接入5V电源，用配套的线，USB那端接电脑即可； 电源开关 按下电源开关 接串口线 接下载线 现在电脑装串口线驱动 R340qd.zip 双击进行安装 设置串口调试助手 Com1要根据电脑接入的串口标号， 接入测试电压 中间插针为测试电压输入端，右边那个是3.3V，左边那个是地。 实
阅读全文
摘要：实验原理 该实验主要为利用TLC549采集模拟信号，然后将模拟信号的数字量通过串口发送到PC上上位机进行显示，使用到的TLC549驱动模块在进阶实验已经使用到了，串口模块在基础实验也已经使用到了，本实验主要是做一个综合，将数据流进行一个整合。 硬件原理图 实验代码 顶层文件 TLC549驱动 /**
阅读全文
摘要：通信信号源设计原理 通过设计一个DDS信号源，然后将该信号作为载波信号，再对基带信号进行2ASK、2FSK、2PSK、2DPSK调制，进而产生多种通信信号。 设计框图如下： 将PN序列进行2ASK、2FSK、2PSK、2DPSK调制，其中载波发生器提供三种不同的载波信号，按键设置用来选择当前DAC输
阅读全文
摘要：实验原理 DDS的原理 DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。 DDS是从相位的概念直接合成所需波形的一种频率合成技术。 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。 DDS原理框图 整体框架及其说明 框架
阅读全文
摘要：伪随机信号发生器 1、伪随机信号发生器原理 伪随机信号发生器又叫PN序列发生器或者是m序列发生器。m序列是一种线性反馈寄存器序列，m序列的产生可以利用r级寄存器产生长度为2^r-1的m序列，该实验中采用3级寄存器产生7序列发生器。其原理框图如下：（实验中反馈的信号采用异或进行反馈） 仿真波形： 2、
阅读全文
摘要：SDRAM和dcfifo的联合 设计原理 在"SDRAM突发读写页"实验中，留下了一个问题，就是从SDRAM读取数据的速度要与SDRAM的驱动时钟同步，这就造成了读出的数据的速率过快，我们很难通过在LED上观察其读出的结果。 在学习了dcfifo之后相信你已经了解了dcfifo的功能，没错这一节就是
阅读全文
摘要：异步dcfifo的原理 Dcfifo即是Double clk fifo，意思是双时钟的fifo。或许你现在还不知道什么是fifo，那我就先从fifo（就是同步fifo，不过同步fifo在实际运用中比较少）开始说起吧！ scfifo的原理 一般的fifo是单时钟（读写同步），就是读写用同一个时钟信号，
阅读全文
摘要：文件的存储 MATLAB支持工作区的保存。用户可以将工作区或工作区中的变量以文件的形式保存，以备在需要时再次导入。保存工作区可以通过菜单进行，也可以通过命令窗口进行。 1. 保存整个工作区 选择File菜单中的Save Workspace As…命令，或者单击工作区浏览器工具栏中的Save，可以将工
阅读全文
摘要：SDRAM读写一字 SDRAM控制模块 上电后进行初始化状态，初始化完成后进入空闲状态，在此进行判断如下判断： 如果自刷新时间到，则进行自刷新操作，操作完成后重新进入空闲状态； 如果读使能有效则进行读操作，操作完成后产生完成信号并延迟一个时钟周期重新进入空闲状态； 如果写使能有效则进行写操作，操作完
阅读全文
摘要：SDRAM读写一字 系统设计 SDRAM指令 指令 常量名 CKE CSn RAS CASn WEn 备注 空操作 NOP 1 0 1 1 1 行激活 ACTIVE 1 0 0 1 1 读操作 READ 1 0 1 0 1 写操作 WRITE 1 0 1 0 0 预充电 PR 1 0 0 1 0 自
阅读全文
摘要：芯片原理图 引脚原理图 指令 通过对上面指令的总结，简化出要用到的指令如下： 指令 常量名 CKE CSn RAS CASn WEn 备注 空操作 NOP 1 0 1 1 1 行激活 ACTIVE 1 0 0 1 1 读操作 READ 1 0 1 0 1 写操作 WRITE 1 0 1 0 0 预充
阅读全文
摘要：SDRAM知识普及 在学习SDRAM之前，必须先了解"SDRAM"这个概念性的东西，并有感性的认识转变到一种理性的认识，所谓理性的认识就是实质性的东西…….不多说，相信你已经迫不急待了。那我们就开始了。 初识SDRAM SDRAM的全称是：Synchronous Dynamic Random Acc
阅读全文
摘要：英文出自：Streamcomputing 转自：http://www.csdn.net/article/2013-10-29/2817319-the-application-areas-opencl-can-be-used 摘要：当使用加速器和OpenCL时，哪种类型的算法更加快速？来自弗吉尼亚理工
阅读全文
摘要：Verilog代码规范I "规范"这问题 "规范"这个富含专业气息的词汇（个人感觉），其实规范这种东西，就是大家都约定熟成的东西，一旦你不遵守这个东西，专业人士就会觉得你不够专业，特别是程序开发方面的问题。 为什么要规范呢？一方面能体现你足够专业，另一方面也是最重要的一方面，代码的规范性有利于开发交
阅读全文
